| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 目录 | 第7-9页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 论文研究背景 | 第9-10页 |
| 1.2 数字预失真实现技术的国内外研究现状 | 第10-11页 |
| 1.3 本文的主要内容和安排 | 第11-13页 |
| 第二章 功率放大器预失真实现技术分析 | 第13-23页 |
| 2.1 预失真线性化性能衡量方式 | 第13-16页 |
| 2.1.1 邻信道功率比(ACPR) | 第13页 |
| 2.1.2 误差向量幅度(EVM) | 第13-14页 |
| 2.1.3 归一化均方误差(NMSE) | 第14-15页 |
| 2.1.4 AM/AM和AM/PM特性曲线 | 第15-16页 |
| 2.2 数字预失真技术实现方法概述 | 第16-21页 |
| 2.2.1 预失真原理概述 | 第16-18页 |
| 2.2.2 基于查找表法的预失真实现技术 | 第18-20页 |
| 2.2.3 基于多项式法的预失真实现技术 | 第20-21页 |
| 2.3 本章小结 | 第21-23页 |
| 第三章 数字预失真在硬件平台上的逻辑实现及优化 | 第23-47页 |
| 3.1 系统硬件平台概述及性能测试 | 第23-27页 |
| 3.1.1 FPGA开发系统板概述 | 第24页 |
| 3.1.2 收发一体化系统板概述 | 第24-25页 |
| 3.1.3 关键芯片特性概述 | 第25-26页 |
| 3.1.4 硬件平台整体性能测试 | 第26-27页 |
| 3.2 预失真算法的逻辑实现及优化 | 第27-29页 |
| 3.3 预失真器模块设计 | 第29-33页 |
| 3.3.1 原有基于LUT结构设计 | 第29-31页 |
| 3.3.2 优化后基于FIR结构设计 | 第31-33页 |
| 3.4 IQ不平衡补偿模块设计 | 第33-42页 |
| 3.4.1 IQ不平衡存在原因、表现及影响 | 第34-36页 |
| 3.4.2 传统IQ不平衡误差估计及补偿方法 | 第36-37页 |
| 3.4.3 IQ不平衡补偿器建模 | 第37-39页 |
| 3.4.4 基于传统IQ不平衡补偿方法的简化设计 | 第39-42页 |
| 3.5 数据接口模块设计 | 第42-45页 |
| 3.5.1 ADC和DAC接口模块 | 第42-44页 |
| 3.5.2 PC机接口模块 | 第44-45页 |
| 3.6 本章小结 | 第45-47页 |
| 第四章 基于MicroBlaze的系数估算平台设计及优化 | 第47-63页 |
| 4.1 MicroBlaze CPU介绍及架构设计 | 第47-50页 |
| 4.2 自适应系数估计算法及其实现 | 第50-55页 |
| 4.2.1 系数估计的基本原理 | 第50-51页 |
| 4.2.2 矩阵分解算法 | 第51-53页 |
| 4.2.3 系数求解算法 | 第53-54页 |
| 4.2.4 矩阵分解算法在逻辑实现上的优化 | 第54-55页 |
| 4.3 内存优化算法及其实现 | 第55-61页 |
| 4.3.1 内存优化的提出及分析 | 第55-56页 |
| 4.3.2 内存优化算法阐述 | 第56-58页 |
| 4.3.3 内存优化算法的改进 | 第58-59页 |
| 4.3.4 内存优化算法性能测试 | 第59-61页 |
| 4.4 本章小结 | 第61-63页 |
| 第五章 数字预失真系统的性能测试 | 第63-71页 |
| 5.1 DPD测试平台架构及测试步骤 | 第63-64页 |
| 5.2 DPD测试结果及分析 | 第64-70页 |
| 5.2.1 预失真器模块性能测试 | 第64-65页 |
| 5.2.2 系数估算模块性能测试 | 第65-66页 |
| 5.2.3 数字预失真系统整体性能测试 | 第66-70页 |
| 5.3 本章小结 | 第70-71页 |
| 第六章 论文总结与未来展望 | 第71-73页 |
| 参考文献 | 第73-77页 |
| 致谢 | 第77-79页 |
| 攻读硕士学位期间发表的成果目录 | 第79页 |