| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 课题研究背景与意义 | 第10-11页 |
| 1.2 CCD 器件应用与发展现状 | 第11-12页 |
| 1.3 论文研究的主要内容 | 第12-13页 |
| 1.4 本论文的组织结构及安排 | 第13-14页 |
| 第2章 TCD1703C 工作原理及其驱动电路设计理论 | 第14-21页 |
| 2.1 CCD 工作原理 | 第14-15页 |
| 2.1.1 CCD 主要特性参数 | 第14-15页 |
| 2.2 TCD1703C 的驱动电路设计理论 | 第15-18页 |
| 2.2.1 TCD1703C 芯片基本结构 | 第15-16页 |
| 2.2.2 TCD1703C 芯片内部电路组成 | 第16-17页 |
| 2.2.3 TCD1703C 驱动时序 | 第17-18页 |
| 2.3 AFE 电路设计 | 第18-21页 |
| 2.3.1 AFE 功能介绍 | 第18-19页 |
| 2.3.2 探讨 AD98545B | 第19-21页 |
| 第3章 图像采集系统总体设计 | 第21-27页 |
| 3.1 系统总体结构 | 第21页 |
| 3.2. FPGA 及硬件平台介绍 | 第21-27页 |
| 3.2.1 FPGA 概述 | 第21-24页 |
| 3.2.2 Verilog 硬件描述语言 | 第24页 |
| 3.2.3 FPGA 的设计方法与流程 | 第24-27页 |
| 第4章 FPGA 功能模块设计 | 第27-39页 |
| 4.1 TCD1703C 驱动时序模块设计 | 第27-33页 |
| 4.1.1 TCD1703C 驱动时序的 VerilogHDL 描述与设计 | 第27-33页 |
| 4.2 双口 RAM 的设计及应用 | 第33-39页 |
| 4.2.1 双口 ram 设计 | 第33-36页 |
| 4.2.2 仿真结果 | 第36-39页 |
| 第5章 PCI 总线技术研究与设计 | 第39-50页 |
| 5.1 PCI 总线概述 | 第39-41页 |
| 5.1.1 PCI 总线的特点 | 第39-41页 |
| 5.2 PCI 总线信号定义 | 第41-44页 |
| 5.2.1 系统信号 | 第41-42页 |
| 5.2.2 接口控制信号 | 第42页 |
| 5.2.3 地址数据线 | 第42-43页 |
| 5.2.4 仲裁信号（bus master only） | 第43-44页 |
| 5.2.5 错误报告信号 | 第44页 |
| 5.2.6 中断信号 | 第44页 |
| 5.2.7 其它信号 | 第44页 |
| 5.3 PCI 接口的设计方案与可行性分析 | 第44-46页 |
| 5.3.1 采用专用芯片设计 | 第45页 |
| 5.3.2 采用可编程逻辑器件设计 | 第45-46页 |
| 5.4 总线命令 | 第46页 |
| 5.4.1 命令定义 | 第46页 |
| 5.5 PCI 收发数据模块的编译 | 第46页 |
| 5.6 PCI 收发数据过程仿真 | 第46-50页 |
| 5.6.1 PCI 单周期 Memory 写仿真 | 第47-48页 |
| 5.6.2 PCI 单周期 Memory 读仿真 | 第48-50页 |
| 第6章 PCI 的 WDM 驱动程序设计 | 第50-58页 |
| 6.1 WDM 模型研究 | 第50页 |
| 6.2 PCI 设备的驱动程序设计与实现 | 第50-53页 |
| 6.3 部分驱动程序代码设计 | 第53-55页 |
| 6.4 驱动程序的测试 | 第55-58页 |
| 6.4.1 PCI 总线的 FPGA 开发板简介 | 第55页 |
| 6.4.2 PCI 开发板与 PC 机之间的通信 | 第55-58页 |
| 结论 | 第58-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-62页 |
| 攻读硕士学位期间的研究成果 | 第62页 |
