摘要 | 第10-13页 |
ABSTRACT | 第13-16页 |
第一章 绪论 | 第17-35页 |
1.1 研究背景 | 第17-22页 |
1.1.1 存储的需求现状 | 第17-18页 |
1.1.2 存储技术的发展现状 | 第18-20页 |
1.1.3 闪存技术的发展及应用 | 第20-22页 |
1.2 相关工作 | 第22-32页 |
1.2.1 NAND型闪存的闪存转换层 | 第22-27页 |
1.2.2 闪存设备的可靠性 | 第27-28页 |
1.2.3 基于闪存的缓存管理 | 第28-29页 |
1.2.4 闪存设备的硬件并行性 | 第29-31页 |
1.2.5 基于闪存的大规模存储系统 | 第31-32页 |
1.3 研究内容 | 第32-33页 |
1.4 主要创新 | 第33-34页 |
1.5 论文结构 | 第34-35页 |
第二章 利用底层硬件并行性的缓存管理策略 | 第35-59页 |
2.1 引言 | 第35-37页 |
2.2 相关工作 | 第37-41页 |
2.2.1 基本缓存结构及替换策略 | 第37-40页 |
2.2.2 具有多发射机制的缓存替换策略 | 第40-41页 |
2.3 CAWR:具有通道感知和重排序机制的缓存管理 | 第41-50页 |
2.3.1 总体结构设计 | 第42-43页 |
2.3.2 重排序和多发射机制 | 第43-46页 |
2.3.3 缓存管理策略 | 第46-50页 |
2.3.4 与现有缓存策略的比较 | 第50页 |
2.4 CAWR的性能分析 | 第50-58页 |
2.4.1 实验方法 | 第50-53页 |
2.4.2 实验结果 | 第53-58页 |
2.5 本章小结 | 第58-59页 |
第三章 基于非均衡通道调度的多通道闪存转换层 | 第59-81页 |
3.1 概述 | 第59-60页 |
3.2 通道管理策略及多通道闪存转换层 | 第60-64页 |
3.2.1 同步通道的闪存转换层 | 第60-62页 |
3.2.2 独立通道的闪存转换层 | 第62-64页 |
3.3 U-MFTL:采用非均衡通道管理策略的多通道闪存转换层 | 第64-75页 |
3.3.1 总体结构设计 | 第64-66页 |
3.3.2 数据结构设计 | 第66-68页 |
3.3.3 初始化过程 | 第68-69页 |
3.3.4 非均衡的通道管理策略 | 第69-73页 |
3.3.5 U-MFTL的实现 | 第73-75页 |
3.4 U-MFTL的性能分析 | 第75-80页 |
3.4.1 实验方法 | 第75-76页 |
3.4.2 实验结果 | 第76-80页 |
3.5 本章小结 | 第80-81页 |
第四章 基于并行硬件的平铺式命令队列及其调度机制 | 第81-97页 |
4.1 概述 | 第81-82页 |
4.2 相关工作 | 第82-88页 |
4.2.1 闪存芯片的高级指令 | 第82-84页 |
4.2.2 地址分配策略 | 第84-86页 |
4.2.3 I/O队列及其调度策略 | 第86-88页 |
4.3 平铺式命令队列 | 第88-93页 |
4.3.1 基于队列资源的地址分配策略 | 第89-92页 |
4.3.2 平铺式命令队列的调度 | 第92-93页 |
4.4 性能分析 | 第93-95页 |
4.4.1 实验方法 | 第93-94页 |
4.4.2 实验结果 | 第94-95页 |
4.5 本章小结 | 第95-97页 |
第五章 垃圾回收操作序列的并行化策略 | 第97-113页 |
5.1 概述 | 第97-99页 |
5.2 相关研究 | 第99-101页 |
5.3 SGC:并行化的垃圾回收策略 | 第101-105页 |
5.3.1 垃圾回收操作的并行性分析和并行化策略 | 第101-103页 |
5.3.2 动态地址分配机制 | 第103-104页 |
5.3.3 命令队列调度机制 | 第104-105页 |
5.4 SGC的性能分析 | 第105-112页 |
5.4.1 实验方法 | 第105-107页 |
5.4.2 实验结果 | 第107-112页 |
5.5 本章小结 | 第112-113页 |
第六章 结束语 | 第113-117页 |
6.1 工作总结 | 第113-114页 |
6.2 研究展望 | 第114-117页 |
致谢 | 第117-119页 |
参考文献 | 第119-131页 |
作者在学期间取得的学术成果 | 第131页 |