基于SoC的弹载数据记录仪设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第10-11页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-16页 |
| 1.1 论文产生的背景 | 第14页 |
| 1.2 存储系统发展概述 | 第14-15页 |
| 1.3 论文主要内容以及章节安排 | 第15-16页 |
| 第二章 数据记录仪系统分析与硬件设计 | 第16-34页 |
| 2.1 系统总体设计 | 第16-20页 |
| 2.1.1 需求分析及性能指标 | 第16-17页 |
| 2.1.2 主要器件芯片选型 | 第17-20页 |
| 2.2 主控板卡硬件设计 | 第20-28页 |
| 2.2.1 主控板卡电源设计 | 第20-23页 |
| 2.2.2 SoC时钟及加载调试设计 | 第23-26页 |
| 2.2.3 千兆以太网设计 | 第26-28页 |
| 2.3 存储板卡硬件设计 | 第28-34页 |
| 2.3.1 存储板卡电源设计 | 第28-29页 |
| 2.3.2 FLASH存储架构设计 | 第29-32页 |
| 2.3.3 系统时钟与FPGA加载设计 | 第32-33页 |
| 2.3.4 板间接.设计 | 第33-34页 |
| 第三章 主控板卡软件实现 | 第34-50页 |
| 3.1 Zynq 7000 SoC软件开发 | 第34-37页 |
| 3.1.1 ARM v7体系结构介绍 | 第34-35页 |
| 3.1.2 Zynq 7000 SoC开发流程 | 第35-37页 |
| 3.2 对外千兆以太网软件实现 | 第37-40页 |
| 3.2.1 基于Zynq的以太网模块 | 第37-38页 |
| 3.2.2 以太网驱动开发实现 | 第38-40页 |
| 3.3 数据流控制实现 | 第40-44页 |
| 3.3.1 主控板卡工作流程 | 第40-41页 |
| 3.3.2 Zynq软件流程 | 第41-44页 |
| 3.4 与存储板卡高速接.实现 | 第44-50页 |
| 3.4.1 设计概述 | 第44-45页 |
| 3.4.2 IOSERDES实现串并/并串及对码 | 第45-50页 |
| 第四章 存储板卡软件实现 | 第50-66页 |
| 4.1 存储板工作流程 | 第50-53页 |
| 4.1.1 工作流程概况 | 第50-52页 |
| 4.1.2 FLASH操作命令和地址构成 | 第52页 |
| 4.1.3 数据帧类型说明 | 第52-53页 |
| 4.2 存储阵列坏块管理实现 | 第53-56页 |
| 4.2.1 FLASH坏块介绍 | 第53页 |
| 4.2.2 坏块管理的实现 | 第53-56页 |
| 4.3 存储阵列擦除功能实现 | 第56-57页 |
| 4.3.1 FLASH擦除时序说明 | 第56页 |
| 4.3.2 两种不同的擦除模式 | 第56-57页 |
| 4.4 存储阵列记录功能实现 | 第57-60页 |
| 4.4.1 FLASH编程类型介绍 | 第57-58页 |
| 4.4.2 连续页编程模式说明 | 第58-59页 |
| 4.4.3 乒乓操作实现两种不同的存储方式 | 第59-60页 |
| 4.5 存储阵列回读功能实现 | 第60-61页 |
| 4.6 存储阵列ECC校验实现 | 第61-66页 |
| 4.6.1 ECC校验简介 | 第61页 |
| 4.6.2 ECC校验实现 | 第61-66页 |
| 第五章 结束语 | 第66-68页 |
| 参考文献 | 第68-70页 |
| 致谢 | 第70-72页 |
| 作者简介 | 第72-73页 |
