| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第10-11页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-20页 |
| 1.1 数字通信与信道编码 | 第14-15页 |
| 1.2 Turbo乘积码的发展历程 | 第15-17页 |
| 1.3 本文主要研究内容及其安排 | 第17-20页 |
| 第二章 乘积码的编码和译码基本原理 | 第20-34页 |
| 2.1 乘积码编码的基本原理 | 第20-21页 |
| 2.1.1 乘积码编码的基本原理 | 第20页 |
| 2.1.2 乘积码分量码的选择 | 第20-21页 |
| 2.2 乘积码译码的基本原理 | 第21-23页 |
| 2.2.1 Chase译码算法 | 第21-22页 |
| 2.2.2 外信息 | 第22页 |
| 2.2.3 Turbo乘积码的迭代译码 | 第22-23页 |
| 2.3 改进译码方法 | 第23-29页 |
| 2.3.1 伴随式快速计算 | 第24-25页 |
| 2.3.2 改进外信息存储方法 | 第25-26页 |
| 2.3.3 减少候选码字的方法 | 第26-27页 |
| 2.3.4 无竞争码字的外信息计算方法 | 第27页 |
| 2.3.5 提高译码器并行度的设计 | 第27-29页 |
| 2.4 混合译码优化算法 | 第29-30页 |
| 2.5 译码性能的理论分析 | 第30-32页 |
| 2.6 本章小结 | 第32-34页 |
| 第三章 Turbo乘积码的软件仿真与性能分析 | 第34-44页 |
| 3.1 构造仿真模型 | 第34页 |
| 3.2 Turbo乘积码性能的关键影响因素 | 第34-40页 |
| 3.2.1 不同的分量码对TPC性能的影响 | 第34-35页 |
| 3.2.2 迭代次数对TPC编码性能的影响 | 第35-37页 |
| 3.2.3 不可靠位置数对TPC性能的影响 | 第37-38页 |
| 3.2.4 不同量化比特数对TPC性能的影响 | 第38-39页 |
| 3.2.5 信道类型对TPC性能的影响 | 第39-40页 |
| 3.3 改进译码算法的性能分析 | 第40-41页 |
| 3.4 混合译码算法的性能分析 | 第41-42页 |
| 3.5 本章小结 | 第42-44页 |
| 第四章 Turbo乘积码编译码器的硬件实现 | 第44-58页 |
| 4.1 基于FPGA的Turbo乘积码译码算法参数设置 | 第44页 |
| 4.2 Turbo乘积码的编码器 | 第44-48页 |
| 4.2.1 编码器的整体结构 | 第45-46页 |
| 4.2.2 分量码编码电路 | 第46-47页 |
| 4.2.3 编码器的资源使用情况 | 第47-48页 |
| 4.3 Turbo乘积码的译码器设计 | 第48-55页 |
| 4.3.1 译码器的整体构造 | 第48-49页 |
| 4.3.2 控制与存储模块和判决输出模块 | 第49-50页 |
| 4.3.3 MIMO并行输入译码模块 | 第50-53页 |
| 4.3.4 SISO译码模块 | 第53-55页 |
| 4.3.5 译码器的资源使用情况和性能分析 | 第55页 |
| 4.4 硬件测试结果 | 第55-57页 |
| 4.4.1 测试的步骤及方法 | 第55-57页 |
| 4.4.2 测试的数据及结果 | 第57页 |
| 4.5 本章小结 | 第57-58页 |
| 第五章 结束语 | 第58-60页 |
| 致谢 | 第60-62页 |
| 参考文献 | 第62-66页 |
| 作者简介 | 第66-67页 |