基于时延的物理防克隆技术研究与实现
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-16页 |
| 1.1 研究背景及意义 | 第8页 |
| 1.2 国内外研究现状 | 第8-15页 |
| 1.2.1 物理防克隆技术的发展现状 | 第8-13页 |
| 1.2.2 物理防克隆技术的应用 | 第13-15页 |
| 1.3 本文研究内容及组织结构 | 第15-16页 |
| 第二章 基于时延的PUF技术 | 第16-24页 |
| 2.1 相关定义 | 第16-17页 |
| 2.2 物理防克隆函数的评价指标 | 第17-18页 |
| 2.3 集成电路中的参数差异 | 第18-19页 |
| 2.4 基于时延的PUF技术 | 第19-22页 |
| 2.4.1 基于时延的PUF相关技术简介 | 第19-22页 |
| 2.4.2 基于时延的PUF的性能比较 | 第22页 |
| 2.5 本章小结 | 第22-24页 |
| 第三章 基于微处理器的PUF设计方案 | 第24-32页 |
| 3.1 微处理器的工作原理 | 第24-25页 |
| 3.2 微处理器的超频工作性能 | 第25-26页 |
| 3.3 基于微处理器的PUF设计方案 | 第26-27页 |
| 3.4 实验结果 | 第27-31页 |
| 3.4.1 S3C2440处理器简介 | 第27-28页 |
| 3.4.2 S3C2440指令执行情况 | 第28-31页 |
| 3.5 本章小结 | 第31-32页 |
| 第四章 基于FPGA的微处理器PUF的设计与实现 | 第32-58页 |
| 4.1 系统软硬件开发平台 | 第32-38页 |
| 4.1.1 硬件开发平台 | 第32-33页 |
| 4.1.2 相关硬件资源的使用 | 第33-37页 |
| 4.1.3 系统软件平台 | 第37-38页 |
| 4.2 微处理器PUF的FPGA实现 | 第38-52页 |
| 4.2.1 系统结构 | 第38-39页 |
| 4.2.2 各单元模块的设计与实现 | 第39-52页 |
| 4.3 系统性能测试 | 第52-57页 |
| 4.3.1 单元模块功能测试 | 第52-54页 |
| 4.3.2 系统测试 | 第54-55页 |
| 4.3.3 PUF属性测试 | 第55-57页 |
| 4.4 本章小结 | 第57-58页 |
| 第五章 微处理器PUF技术的应用 | 第58-68页 |
| 5.1 认证 | 第58-59页 |
| 5.2 随机密钥流生成器 | 第59-66页 |
| 5.2.1 密钥流生成器的基础知识 | 第60-62页 |
| 5.2.2 密钥序列生成器模型描述 | 第62-63页 |
| 5.2.3 密钥流生成器的性能分析 | 第63-66页 |
| 5.3 本章小结 | 第66-68页 |
| 第六章 总结与展望 | 第68-70页 |
| 6.1 全文工作小结 | 第68页 |
| 6.2 下一步工作展望 | 第68-70页 |
| 参考文献 | 第70-74页 |
| 致谢 | 第74-76页 |
| 攻读硕士期间发表论文及其他科研成果 | 第76页 |
