| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第17-31页 |
| 1.1 课题研究背景 | 第17-19页 |
| 1.2 基于逐次逼近结构的高速低功耗模数转换器的研究现状 | 第19-21页 |
| 1.3 模数转换器的基本原理 | 第21-22页 |
| 1.4 模数转换器的主要性能指标 | 第22-26页 |
| 1.4.1 模数转换器的静态性能参数 | 第22-24页 |
| 1.4.2 模数转换器的动态性能参数 | 第24-26页 |
| 1.5 课题研究的主要内容和章节安排 | 第26-27页 |
| 参考文献 | 第27-31页 |
| 第2章 SAR ADC基本原理和构成 | 第31-53页 |
| 2.1 SAR ADC的基本原理与典型结构 | 第31-36页 |
| 2.1.1 SAR ADC的基本原理 | 第31-32页 |
| 2.1.2 SAR ADC典型结构 | 第32-36页 |
| 2.2 电荷型SAR ADC的基本单元电路 | 第36-50页 |
| 2.2.1 采样保持电路 | 第36-39页 |
| 2.2.2 电荷再分配型DAC | 第39-45页 |
| 2.2.3 比较器 | 第45-49页 |
| 2.2.4 逻辑控制电路 | 第49-50页 |
| 2.3 小结 | 第50页 |
| 参考文献 | 第50-53页 |
| 第3章 基于V_(cm)的分离电容阵列结构的高速低功耗SAR ADC设计 | 第53-69页 |
| 3.1 基于传统电容阵列结构的DAC | 第53-55页 |
| 3.2 基于V_(cm)的分离电容阵列结构的DAC | 第55-57页 |
| 3.3 DAC功耗及建立时间分析 | 第57-60页 |
| 3.3.1 功耗分析 | 第57-59页 |
| 3.3.2 建立时间分析 | 第59-60页 |
| 3.4 90nm CMOS工艺下基于V_(cm)的分离电容阵列结构的SAR ADC实现 | 第60-66页 |
| 3.4.1 整体结构 | 第60-61页 |
| 3.4.2 逻辑控制电路 | 第61-63页 |
| 3.4.3 版图及仿真 | 第63-66页 |
| 3.5 小结 | 第66-67页 |
| 参考文献 | 第67-69页 |
| 第4章 基于冗余补偿及分离电容技术的高速SAR ADC设计和实现 | 第69-95页 |
| 4.1 二进制权重DAC结构 | 第69-72页 |
| 4.2 冗余补偿技术 | 第72-80页 |
| 4.2.1 非二进制权重冗余补偿技术 | 第72-77页 |
| 4.2.2 二进制权重冗余补偿技术 | 第77-80页 |
| 4.3 基于二进制冗余补偿及分离电容技术的高速DAC结构 | 第80-84页 |
| 4.4 0.18μm CMOS工艺下基于冗余补偿及分离电容技术的SAR ADC实现 | 第84-88页 |
| 4.4.1 整体结构 | 第84-85页 |
| 4.4.2 采样开关 | 第85页 |
| 4.4.3 比较器 | 第85-86页 |
| 4.4.4 逻辑控制电路 | 第86-88页 |
| 4.5 测试结果 | 第88-92页 |
| 4.6 小结 | 第92-93页 |
| 参考文献 | 第93-95页 |
| 第5章 SAR ADC的数字域校正技术研究 | 第95-123页 |
| 5.1 二进制权重电容型DAC的非线性 | 第95-98页 |
| 5.2 基于低位电容阵列复用的数字域自校正技术 | 第98-102页 |
| 5.2.1 数字域自校正技术的基本原理 | 第98-99页 |
| 5.2.2 数字域自校正技术的工作过程 | 第99-100页 |
| 5.2.3 数字域自校正技术的MATLAB仿真验证 | 第100-102页 |
| 5.3 两级动态比较器失调校正方法研究 | 第102-108页 |
| 5.3.1 第一级输出端引入不平衡负载电容 | 第103-104页 |
| 5.3.2 第二级输出端引入不平衡负载电容 | 第104-107页 |
| 5.3.3 不同级引入不平衡电容对比较器性能的影响比较 | 第107-108页 |
| 5.4 SAR ADC数字域自校正技术的电路实现 | 第108-120页 |
| 5.4.1 数字域自校正SAR ADC结构 | 第108-110页 |
| 5.4.2 DAC电容阵列失配的误差估计 | 第110-113页 |
| 5.4.3 基于负载电容补偿失调校正的两级动态比较器设计 | 第113-115页 |
| 5.4.4 时钟产生电路 | 第115-118页 |
| 5.4.5 仿真验证 | 第118-120页 |
| 5.5 小结 | 第120页 |
| 参考文献 | 第120-123页 |
| 第6章 双电容阵列DAC及高速比较器研究 | 第123-137页 |
| 6.1 双电容阵列DAC | 第123页 |
| 6.2 改进型的双电容阵列DAC | 第123-128页 |
| 6.2.1 电路结构 | 第124-125页 |
| 6.2.2 开关功耗分析 | 第125-128页 |
| 6.3 两级动态比较器 | 第128-130页 |
| 6.4 改进型两级动态比较器 | 第130-134页 |
| 6.4.1 电路结构 | 第130-132页 |
| 6.4.2 版图及仿真 | 第132-134页 |
| 6.5 小结 | 第134-135页 |
| 参考文献 | 第135-137页 |
| 第7章 总结与展望 | 第137-141页 |
| 7.1 论文主要工作 | 第137-138页 |
| 7.2 论文创新点 | 第138-139页 |
| 7.3 未来工作展望 | 第139-141页 |
| 攻读博士学位期间发表论文与专利申请 | 第141-143页 |
| 致谢 | 第143页 |
