| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-17页 |
| 1.1 论文背景及研究意义 | 第9-11页 |
| 1.2 国内外研究现状 | 第11-14页 |
| 1.2.1 多核的发展现状 | 第11-12页 |
| 1.2.2 HEVC发展现状 | 第12-13页 |
| 1.2.3 基于多核并行处理HEVC编码的研究方向 | 第13-14页 |
| 1.3 论文主要工作 | 第14-15页 |
| 1.4 论文组织结构 | 第15-17页 |
| 第2章 HEVC编码器实验平台的设计 | 第17-25页 |
| 2.1 处理HEVC编码的硬件需求分析 | 第17-19页 |
| 2.1.1 视频编码任务需求描述 | 第17-18页 |
| 2.1.2 存在问题的分析 | 第18-19页 |
| 2.2 基于Epiphany的并行计算硬件实验方案 | 第19-22页 |
| 2.2.1 主控制芯片的选型 | 第19-20页 |
| 2.2.2 高性能协处理器的选型 | 第20-21页 |
| 2.2.3 硬件方案实现中的外围接.技术 | 第21-22页 |
| 2.3 本章小结 | 第22-25页 |
| 第3章 HEVC编码器中变换编码的研究 | 第25-39页 |
| 3.1 HEVC的编码结构 | 第25-27页 |
| 3.1.1 分层处理架构 | 第25-26页 |
| 3.1.2 码流结构 | 第26-27页 |
| 3.2 HEVC编码中的基本单元 | 第27-31页 |
| 3.2.1 HEVC中的编码单元 | 第27-29页 |
| 3.2.2 HEVC中的预测单元 | 第29-30页 |
| 3.2.3 HEVC中的变换单元 | 第30-31页 |
| 3.3 帧内预测中的变换编码技术 | 第31-38页 |
| 3.3.1 预测编码技术 | 第31-32页 |
| 3.3.2 DCT变换编码 | 第32-34页 |
| 3.3.3 整数DCT的推导 | 第34-36页 |
| 3.3.4 子块大小 | 第36-38页 |
| 3.4 本章小结 | 第38-39页 |
| 第4章 基于Epiphany平台HEVC编码关键技术的多核实现 | 第39-51页 |
| 4.1 并行计算基本原则 | 第39-40页 |
| 4.1.1 阿姆达尔定律（Amdahl）定律 | 第39-40页 |
| 4.1.2 Gustafson定律 | 第40页 |
| 4.2 多核上的变换编码的实现 | 第40-43页 |
| 4.2.1 基于Epiphany的变换编码并行处理流程 | 第41-42页 |
| 4.2.2 并行处理时存在的问题 | 第42-43页 |
| 4.3 多核上的大矩阵乘法实现 | 第43-49页 |
| 4.3.1 矩阵乘法的串行实现 | 第43-44页 |
| 4.3.2 串行计算大矩阵乘法的问题 | 第44页 |
| 4.3.3 矩阵向量乘法的并行计算 | 第44-46页 |
| 4.3.4 矩阵乘法的并行Cannon算法实现 | 第46-47页 |
| 4.3.5 基于Epiphany的矩阵乘法的Cannon算法 | 第47-49页 |
| 4.4 本章小结 | 第49-51页 |
| 第5章 多核平台HEVC编码器的验证 | 第51-67页 |
| 5.1 基于Epiphany平台的linux系统 | 第51-59页 |
| 5.1.1 uImage | 第52-53页 |
| 5.1.2 BOOT.bin | 第53-55页 |
| 5.1.3 devicetree.dtb | 第55-56页 |
| 5.1.4 uramdisk.image.gz | 第56-59页 |
| 5.2 HM模型中的HEVC编码器 | 第59-61页 |
| 5.3 大矩阵乘法的实验与结果分析 | 第61-62页 |
| 5.4 图像变换编码的实验与分析 | 第62-65页 |
| 5.5 本章小结 | 第65-67页 |
| 结论 | 第67-69页 |
| 参考文献 | 第69-73页 |
| 攻读硕士学位期间取得的研究成果 | 第73-75页 |
| 致谢 | 第75页 |
