0.35μm CMOS工艺下12位30MS/s SAR ADC的设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 课题背景与意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.3 研究内容与设计指标 | 第12页 |
| 1.4 论文组织 | 第12-13页 |
| 第二章 ADC基本原理 | 第13-23页 |
| 2.1 ADC工作原理 | 第13-15页 |
| 2.1.1 采样保持电路 | 第13-14页 |
| 2.1.2 量化 | 第14-15页 |
| 2.1.3 编码 | 第15页 |
| 2.2 常见ADC结构 | 第15-19页 |
| 2.2.1 全并行ADC | 第15-16页 |
| 2.2.2 折叠插值ADC | 第16-17页 |
| 2.2.3 流水线ADC | 第17页 |
| 2.2.4 ∑-△ADC | 第17-18页 |
| 2.2.5 SAR ADC | 第18页 |
| 2.2.6 几种类型ADC结构特性对比 | 第18-19页 |
| 2.3 ADC性能指标 | 第19-22页 |
| 2.3.1 静态参数 | 第19-21页 |
| 2.3.2 动态参数 | 第21-22页 |
| 2.4 本章小结 | 第22-23页 |
| 第三章 SAR ADC概述 | 第23-33页 |
| 3.1 SAR ADC的工作原理 | 第23-24页 |
| 3.2 SAR ADC典型结构 | 第24-31页 |
| 3.2.1 电流定标型SAR ADC | 第24-25页 |
| 3.2.2 电压定标型SAR ADC | 第25-26页 |
| 3.2.3 电荷定标型SAR ADC | 第26-30页 |
| 3.2.4 其他结构定标型SAR ADC | 第30-31页 |
| 3.3 本章小结 | 第31-33页 |
| 第四章 SAR ADC单元电路研究与设计 | 第33-61页 |
| 4.1 采样开关 | 第33-39页 |
| 4.1.1 采样开关非理想因素 | 第33-35页 |
| 4.1.2 采样开关性能改进 | 第35-39页 |
| 4.2 分段电容DAC的电路设计 | 第39-49页 |
| 4.2.1 分段二进制电容阵列 | 第39-40页 |
| 4.2.2 单位电容的选择 | 第40-46页 |
| 4.2.3 单调切换电容阵列 | 第46-49页 |
| 4.3 比较器的研究与设计 | 第49-56页 |
| 4.3.1 预放大锁存比较器原理 | 第49页 |
| 4.3.2 电路结构 | 第49-51页 |
| 4.3.3 预放大器时间延迟的改善 | 第51-52页 |
| 4.3.4 回馈噪声的消除 | 第52-53页 |
| 4.3.5 预放大锁存比较器的失调电压 | 第53页 |
| 4.3.6 预放大锁存比较器仿真 | 第53-56页 |
| 4.4 数字控制逻辑 | 第56-58页 |
| 4.5 整体电路仿真 | 第58-60页 |
| 4.6 本章小结 | 第60-61页 |
| 第五章 模数混合电路版图设计与芯片测试 | 第61-75页 |
| 5.1 版图设计考虑 | 第61-64页 |
| 5.1.1 布局 | 第61-62页 |
| 5.1.2 电源供给和接地问题 | 第62-63页 |
| 5.1.3 全差分设计 | 第63页 |
| 5.1.4 保护环 | 第63-64页 |
| 5.1.5 屏蔽 | 第64页 |
| 5.1.6 互连其他考虑 | 第64页 |
| 5.2 单元电路和整体电路版图 | 第64-68页 |
| 5.2.1 栅压自举开关 | 第64-65页 |
| 5.2.2 DAC电路 | 第65-66页 |
| 5.2.3 比较器电路 | 第66-67页 |
| 5.2.4 数字控制电路 | 第67页 |
| 5.2.5 整体电路 | 第67-68页 |
| 5.3 电路系统后仿真 | 第68-70页 |
| 5.4 SAR ADC测试方案 | 第70-73页 |
| 5.5 本章小结 | 第73-75页 |
| 第六章 总结与展望 | 第75-77页 |
| 6.1 总结 | 第75-76页 |
| 6.2 展望 | 第76-77页 |
| 参考文献 | 第77-81页 |
| 致谢 | 第81-83页 |
| 硕士阶段发表论文 | 第83页 |
