基于亚字并行技术的128位SIMD算术单元设计
摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
缩略语对照表 | 第11-14页 |
第一章 绪论 | 第14-20页 |
1.1 研究背景与意义 | 第14-15页 |
1.2 亚字并行SIMD运算部件的主要研究现状 | 第15-18页 |
1.2.1 加法算法 | 第15-16页 |
1.2.2 乘法算法 | 第16-17页 |
1.2.3 有限域乘法算法 | 第17-18页 |
1.3 论文的主要工作和组织 | 第18-20页 |
第二章 SIMD算术单元涉及的相关理论 | 第20-32页 |
2.1 基本乘法理论 | 第20-22页 |
2.1.1 无符号乘法 | 第20页 |
2.1.2 有符号乘法 | 第20-22页 |
2.2 布思算法 | 第22-27页 |
2.2.1 基2布思算法 | 第22-23页 |
2.2.2 基4布思算法 | 第23-27页 |
2.3 压缩器 | 第27-31页 |
2.3.1 3-2 压缩器 | 第27-28页 |
2.3.2 4-2 压缩器 | 第28-31页 |
2.4 小结 | 第31-32页 |
第三章 SIMD算术单元的总体设计 | 第32-38页 |
3.1 SIMD算术单元所支持的指令集 | 第32-34页 |
3.2 SIMD算术单元的总体设计 | 第34-38页 |
第四章 SIMD算术单元关键部件设计 | 第38-70页 |
4.1 亚字并行乘加器设计 | 第38-65页 |
4.1.1 亚字并行乘加部分积生成 | 第39-48页 |
4.1.2 加数生成器 | 第48-49页 |
4.1.3 部分积压缩器 | 第49-53页 |
4.1.4 亚字并行加法器 | 第53-59页 |
4.1.5 饱和判断单元 | 第59-65页 |
4.2 选择器功能部件 | 第65页 |
4.2.1 select4选择器 | 第65页 |
4.2.2 select0-3 选择器 | 第65页 |
4.3 累加器设计 | 第65-69页 |
4.3.1 加数扩展 | 第67页 |
4.3.2 压缩操作数 | 第67页 |
4.3.3 加法器 | 第67-68页 |
4.3.4 饱和判断 | 第68-69页 |
4.4 小结 | 第69-70页 |
第五章 SIMD算术单元的流水线设计与验证综合 | 第70-84页 |
5.1 SIMD算术单元的流水线设计 | 第70-74页 |
5.1.1 流水线设计策略 | 第70-72页 |
5.1.2 算术单元的流水线设计 | 第72-74页 |
5.2 SIMD算术单元的验证 | 第74-77页 |
5.2.1 UVM验证方法学 | 第74-75页 |
5.2.2 算术单元的验证 | 第75-77页 |
5.3 SIMD算术单元的综合 | 第77-82页 |
5.3.1 综合概述及综合策略 | 第77-79页 |
5.3.2 算术单元的综合 | 第79-82页 |
5.4 小结 | 第82-84页 |
第六章 总结与展望 | 第84-86页 |
6.1 对本设计的总结 | 第84页 |
6.2 进一步的工作 | 第84-86页 |
参考文献 | 第86-88页 |
致谢 | 第88-90页 |
作者简介 | 第90-91页 |