实时数据包重组及多协议传输技术研究
| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 1 绪论 | 第15-20页 |
| 1.1 研究背景 | 第15-16页 |
| 1.2 国内外研究现状 | 第16-18页 |
| 1.3 本文主要内容 | 第18-20页 |
| 2 实时通信协议的分析与研究 | 第20-33页 |
| 2.1 AXI总线分析 | 第20-24页 |
| 2.2 PCIe总线分析 | 第24-27页 |
| 2.3 FC和RocketIO协议研究 | 第27-31页 |
| 2.4 本章小结 | 第31-33页 |
| 3 实时数据包重组和传输系统 | 第33-47页 |
| 3.1 数据实时重组和传输系统整体框架 | 第33-34页 |
| 3.2 协议传输格式 | 第34-37页 |
| 3.3 实时数据包重组和传输系统逻辑架构 | 第37-46页 |
| 3.4 本章小结 | 第46-47页 |
| 4 实时数据包重组及多协议传输模块设计 | 第47-76页 |
| 4.1 控制命令接收链路动态可重构模块 | 第47-51页 |
| 4.2 基于硬件地址分离多模式据包接收模块 | 第51-56页 |
| 4.2.1 自定义控制信息包格式 | 第51-53页 |
| 4.2.2 软件完全组包模式 | 第53-54页 |
| 4.2.3 软硬件协同组包模式 | 第54-55页 |
| 4.2.4 基于AXI总线地址区分数据包接收模块 | 第55-56页 |
| 4.3 基于DDR地址隔离协议包存取模块 | 第56-61页 |
| 4.3.1 写内存模块 | 第58-60页 |
| 4.3.2 读内存模块 | 第60-61页 |
| 4.4 流量速率控制模块 | 第61-63页 |
| 4.5 补齐数据剔除可配置模块 | 第63-64页 |
| 4.6 数据硬件组包可配置模块 | 第64-67页 |
| 4.7 RocketIO发送可重构模块 | 第67-70页 |
| 4.8 FC发送模块 | 第70-74页 |
| 4.9 FC网络动态管理链路 | 第74-75页 |
| 4.10 本章小结 | 第75-76页 |
| 5 仿真与验证结果分析 | 第76-94页 |
| 5.1 实验测试平台搭建 | 第76-77页 |
| 5.2 数据链路通畅性 | 第77-86页 |
| 5.2.1 控制命令接收仿真及测试 | 第77-78页 |
| 5.2.2 系统A刷新检测控制命令仿真 | 第78-80页 |
| 5.2.3 接收控制命令链路速率重配验证 | 第80-81页 |
| 5.2.4 系A统读控制命令正确性测试 | 第81-82页 |
| 5.2.5 系统A向传输系统发送数据正确性测试 | 第82-83页 |
| 5.2.6 DDR读写操作数据正确性验证 | 第83页 |
| 5.2.7 流量速率控制模块仿真验证 | 第83-84页 |
| 5.2.8 补齐数据剔除模块仿真验证 | 第84页 |
| 5.2.9 硬件组包模块仿真和验证 | 第84-86页 |
| 5.3 系统带宽延时测试 | 第86-92页 |
| 5.3.1 PCIe读数据带宽测试 | 第86-87页 |
| 5.3.2 CPU发送数据带宽测试 | 第87-89页 |
| 5.3.3 DDR读写带宽验证 | 第89-90页 |
| 5.3.4 DDR读写延时 | 第90-91页 |
| 5.3.5 系统传输延时 | 第91-92页 |
| 5.3.6 FC发送带宽测试 | 第92页 |
| 5.4 本章小结 | 第92-94页 |
| 6 总结与展望 | 第94-96页 |
| 6.1 总结 | 第94页 |
| 6.2 展望 | 第94-96页 |
| 参考文献 | 第96-99页 |
| 作者简介 | 第99页 |
