FPGA功耗评估模型的建立方法
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 研究背景 | 第15-17页 |
| 1.2 研究目标 | 第17-18页 |
| 1.3 研究内容 | 第18-19页 |
| 第二章 FPGA功耗研究 | 第19-25页 |
| 2.1 CMOS功耗研究 | 第19-23页 |
| 2.1.1 动态功耗 | 第19-20页 |
| 2.1.2 静态功耗 | 第20-22页 |
| 2.1.3 短路功耗 | 第22-23页 |
| 2.2 FPGA芯片的功耗产生 | 第23-25页 |
| 第三章 功耗模型建立流程 | 第25-33页 |
| 3.1 资源层次划分及模型框架搭建 | 第27-30页 |
| 3.2 基于最小单元的功耗数学模型提取 | 第30-31页 |
| 3.3 基于循环策略的功耗数学模型的修正和再验证 | 第31-32页 |
| 3.4 静态功耗数学模型的建立 | 第32-33页 |
| 第四章 单元模块功耗模型提取 | 第33-53页 |
| 4.1 LOGIC资源模块功耗评估模型提取 | 第33-36页 |
| 4.2 CLOCK资源模块功耗评估模型提取 | 第36-43页 |
| 4.3 IOB资源模块功耗评估模型提取 | 第43-45页 |
| 4.4 DSP资源模块功耗评估模型提取 | 第45-48页 |
| 4.5 RAM资源模块功耗评估模型提取 | 第48-53页 |
| 第五章 硬件平台修正和再验证 | 第53-63页 |
| 5.1 硬件验证平台的结构 | 第54-55页 |
| 5.2 硬件验证平台数据校准 | 第55-56页 |
| 5.3 硬件验证平台测量 | 第56-63页 |
| 5.3.1 模型修正 | 第56-60页 |
| 5.3.2 模型验证 | 第60-63页 |
| 第六章 基于功耗评估模型的热点分析 | 第63-69页 |
| 6.1 测试向量设计 | 第63-64页 |
| 6.2 设计参数获取 | 第64页 |
| 6.3 资源模块划分 | 第64-65页 |
| 6.4 功耗评估 | 第65-66页 |
| 6.5 热点分析 | 第66-69页 |
| 第七章 总结和展望 | 第69-71页 |
| 7.1 总结 | 第69页 |
| 7.2 展望 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 致谢 | 第75-77页 |
| 作者简介 | 第77-78页 |
| 基本情况 | 第77页 |
| 教育背景 | 第77页 |
| 攻读硕士学位期间的研究成果 | 第77-78页 |
