摘要 | 第5-6页 |
abstract | 第6-7页 |
第一章 绪论 | 第11-17页 |
1.1 数字I/O在自动测试系统中的应用 | 第11-12页 |
1.2 课题研究的意义与国外研究现状 | 第12-15页 |
1.3 课题的任务 | 第15-16页 |
1.4 本文结构安排 | 第16-17页 |
第二章 数字I/O模块的总体方案设计 | 第17-23页 |
2.1 I/O性能的指标要求 | 第17-18页 |
2.2 I/O性能指标的可行性分析 | 第18-19页 |
2.3 数字I/O模块的数据流分析 | 第19-20页 |
2.4 整体框架构思与总体方案组成 | 第20-22页 |
2.5 本章小结 | 第22-23页 |
第三章 数字I/O模块的硬件电路设计 | 第23-53页 |
3.1 PXI接口电路设计 | 第23-29页 |
3.1.1 PCI桥芯片选型 | 第24-25页 |
3.1.2 总线配置寄存器 | 第25-28页 |
3.1.3 接口信号的处理 | 第28-29页 |
3.2 主控器FPGA电路设计 | 第29-31页 |
3.2.1 FPGA芯片选型 | 第29-30页 |
3.2.2 FPGA配置电路设计 | 第30-31页 |
3.3 隔离电路设计 | 第31-35页 |
3.3.1 隔离方法介绍 | 第31-32页 |
3.3.2 输入/输出隔离电路的设计 | 第32-35页 |
3.4 数据存储电路设计 | 第35-41页 |
3.4.1 DDR2 SDRAM简介 | 第35-36页 |
3.4.2 DDR2 SDRAM存储电路设计 | 第36-41页 |
3.5 电源模块设计 | 第41-43页 |
3.5.1 电源需求及功耗预算 | 第41-42页 |
3.5.2 电源电路的设计 | 第42-43页 |
3.6 印制电路板的设计 | 第43-52页 |
3.6.1 PCB布局 | 第43-44页 |
3.6.2 叠层设计 | 第44-45页 |
3.6.3 电源与地的处理 | 第45-46页 |
3.6.4 布线规划 | 第46-47页 |
3.6.5 DDR2 SDRAM电路设计 | 第47-52页 |
3.7 本章小结 | 第52-53页 |
第四章 数字I/O模块的逻辑设计 | 第53-87页 |
4.1 FPGA控制逻辑的总体方案设计 | 第53-55页 |
4.2 PCI 9054局部总线通信逻辑 | 第55-62页 |
4.2.1 PCI 9054从模式读/写逻辑 | 第56-58页 |
4.2.2 PCI 9054DMA模式读/写逻辑 | 第58-59页 |
4.2.3 本地地址空间的分配 | 第59-60页 |
4.2.4 寄存器的位定义 | 第60-62页 |
4.3 触发系统设计 | 第62-63页 |
4.4 任意模时钟分频设计 | 第63-64页 |
4.5 基于ALTMEMPHY IP核的DDR2控制器实现原理 | 第64-66页 |
4.6 数据采集与数据上传的功能设计 | 第66-75页 |
4.6.1 数据采集功能设计 | 第66-70页 |
4.6.2 数据上传功能设计 | 第70-72页 |
4.6.3 数据采集与上传模式下DDR2读/写操作的实现 | 第72-75页 |
4.7 数据加载与数据输出的功能设计 | 第75-83页 |
4.7.1 数据加载功能设计 | 第75-77页 |
4.7.2 数据输出功能设计 | 第77-80页 |
4.7.3 数据加载与输出模式下DDR2读/写操作的实现 | 第80-83页 |
4.8 数字I/O离散工作模式的功能设计 | 第83-86页 |
4.8.1 开关量的采集功能设计 | 第84-85页 |
4.8.2 开关量的输出功能设计 | 第85-86页 |
4.9 本章小结 | 第86-87页 |
第五章 调试与功能验证 | 第87-96页 |
5.1 模块硬件测试 | 第87-88页 |
5.2 FPGA逻辑功能调试 | 第88-92页 |
5.2.1 DDR2 SDRAM读写的调试 | 第88-89页 |
5.2.2 PCI 9054 局部总线接口模块的调试 | 第89-92页 |
5.3 测试环境的建立 | 第92页 |
5.4 模块功能验证 | 第92-95页 |
5.4.1 输入通道的指标验证 | 第92-93页 |
5.4.2 输出通道的指标验证 | 第93-95页 |
5.5 本章小结 | 第95-96页 |
第六章 总结与展望 | 第96-97页 |
致谢 | 第97-98页 |
参考文献 | 第98-100页 |
附录 | 第100-101页 |
攻读硕士学位期间取得的成果 | 第101-102页 |