基于FPGA的输电线路行波故障定位装置的研究和实现
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-8页 |
| 第一章 绪论 | 第8-11页 |
| ·背景 | 第8页 |
| ·研究目的与意义 | 第8-9页 |
| ·输电线路行波故障测距装置在国内外的发展现状 | 第9页 |
| ·本文主要研究内容及论文结构 | 第9-11页 |
| ·论文主要研究内容 | 第9-10页 |
| ·论文各章节内容安排 | 第10-11页 |
| 第二章 行波故障测距装置基本原理 | 第11-18页 |
| ·配电线路故障行波暂态分析 | 第11-13页 |
| ·故障行波基本原理 | 第11-12页 |
| ·故障行波模量分析 | 第12-13页 |
| ·故障行波测距算法 | 第13-14页 |
| ·小波变换基本原理 | 第14-15页 |
| ·FPGA 数字信号处理 | 第15-18页 |
| ·FPGA 的发展 | 第15-16页 |
| ·FPGA 数字信号处理技术 | 第16-18页 |
| 第三章 行波故障测距装置硬件部分 | 第18-32页 |
| ·行波故障测距系统总体结构 | 第18-20页 |
| ·行波故障测距装置安装位置 | 第20-21页 |
| ·行波互感器二次侧 | 第20-21页 |
| ·变压器二次侧 | 第21页 |
| ·AD 高速采集卡 | 第21-23页 |
| ·FPGA 芯片选择 | 第23-25页 |
| ·SDRAM 存储芯片 | 第25-27页 |
| ·交互接口设计 | 第27-32页 |
| ·USB 接口 | 第27-30页 |
| ·LAN 接口 | 第30-32页 |
| 第四章 FPGA 硬件逻辑设计 | 第32-55页 |
| ·FPGA开发设计流程 | 第32-33页 |
| ·FPGA开发工具及仿真工具 | 第33-34页 |
| ·开发工具 Quartus II 简介 | 第33-34页 |
| ·仿真工具简介 | 第34页 |
| ·FPGA内部模块总框架设计 | 第34-35页 |
| ·FPGA主要模块设计 | 第35-55页 |
| ·PLL 锁相环设计 | 第35-37页 |
| ·AD 高速采样控制单元设计 | 第37-40页 |
| ·小波滤波器设计 | 第40-44页 |
| ·故障测距模块设计 | 第44-48页 |
| ·SDRAM 控制模块设计 | 第48-55页 |
| 第五章 行波故障测距装置仿真测试 | 第55-59页 |
| ·故障信号模拟 | 第55-57页 |
| ·行波故障测距装置仿真 | 第57-59页 |
| 第六章 总结与展望 | 第59-61页 |
| ·总结 | 第59页 |
| ·工作展望 | 第59-61页 |
| 参考文献 | 第61-63页 |
| 个人简历 在读期间发表的学术论文 | 第63-64页 |
| 致谢 | 第64页 |
