| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 目录 | 第6-9页 |
| 第一章 绪论 | 第9-13页 |
| ·概述 | 第9-10页 |
| ·数字信号处理技术的背景与发展 | 第10-11页 |
| ·通用DSP处理器在国内外研究概况、水平和发展趋势 | 第11-12页 |
| ·论文的内容安排 | 第12-13页 |
| 第二章 滤波运算理论 | 第13-35页 |
| ·理论依据 | 第13-16页 |
| ·滤波运算的概述 | 第13-15页 |
| ·IIR和FIR滤波器的比较 | 第15-16页 |
| ·FIR滤波器的设计方法 | 第16-23页 |
| ·FIR滤波器的结构 | 第16-18页 |
| ·FIR滤波器设计方法 | 第18-19页 |
| ·几种典型简单FIR滤波器的仿真 | 第19-23页 |
| ·时变加权FIR滤波器的设计 | 第23-34页 |
| ·变T对FIR滤波器性能的影响 | 第23-27页 |
| ·时变加权滤波器的速度响应 | 第27-29页 |
| ·时变加权滤波器的杂波对消比 | 第29-32页 |
| ·时变加权滤波器的反杂波改善因子 | 第32-33页 |
| ·时变加权滤波器的计算实例 | 第33-34页 |
| ·小结 | 第34-35页 |
| 第三章 TS101S处理器的性能特点和系统整体设计方案 | 第35-46页 |
| ·并行信号处理系统处理器的选型 | 第35-38页 |
| ·ADSP-TS101S与TMS320C6416比较 | 第35-36页 |
| ·ADSP-TS101S与PowePc比较 | 第36-38页 |
| ·ADSP-TS101S的结构性能特点 | 第38-42页 |
| ·并行运算 | 第39-40页 |
| ·内部存储器 | 第40页 |
| ·四指令执行 | 第40页 |
| ·可升级性极多处理器 | 第40-42页 |
| ·基于TS101S的高速实时并行信号处理系统方案设计 | 第42-45页 |
| ·并行系统结构简介 | 第42-44页 |
| ·并行系统信号处理的通用性 | 第44页 |
| ·预处理的可编程性 | 第44-45页 |
| ·总线的通用性 | 第45页 |
| ·本章小结 | 第45-46页 |
| 第四章 TS101S软件平台及编程开发 | 第46-52页 |
| ·VisualDSP++的主要特点 | 第46-47页 |
| ·VisualDSP应用程序开发流程 | 第47-49页 |
| ·系统文件的定义 | 第47页 |
| ·程序代码的开发 | 第47-48页 |
| ·程序代码的验证 | 第48-49页 |
| ·软件设计方法 | 第49-50页 |
| ·完全C语言开发 | 第49页 |
| ·完全用汇编语言开发 | 第49页 |
| ·汇编语言和C语言混合开发 | 第49-50页 |
| ·软件设计中的优化处理 | 第50-51页 |
| ·本章小结 | 第51-52页 |
| 第五章 系统模块设计与测试 | 第52-65页 |
| ·高速实时并行信号处理系统各个功能模块的设计 | 第52-58页 |
| ·多DSP的连接方式 | 第52页 |
| ·Flash存储器的设计 | 第52-53页 |
| ·SDRAM的接口设计 | 第53-54页 |
| ·系统工作时钟设计 | 第54-56页 |
| ·JTAG接口设计 | 第56-57页 |
| ·电源设计 | 第57-58页 |
| ·高速实时并行信号处理系统PCB印制板设计 | 第58-59页 |
| ·元器件布局 | 第58-59页 |
| ·信号线布线设计 | 第59页 |
| ·PCB板通孔设计 | 第59页 |
| ·高速实时并行信号处理系统要求及处理任务分析 | 第59-61页 |
| ·测试结果 | 第61-64页 |
| ·存储器测试 | 第61-62页 |
| ·链路口测试 | 第62-63页 |
| ·FIR滤波性能测试 | 第63-64页 |
| ·时变加权FIR滤波性能测试 | 第64页 |
| ·本章小结 | 第64-65页 |
| 第六章 结论 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-69页 |
| 在学期间的研究成果 | 第69页 |
