摘要 | 第1-11页 |
ABSTRACT | 第11-12页 |
第一章 绪论 | 第12-21页 |
·课题研究背景 | 第12-15页 |
·研究现状与应用前景 | 第15-17页 |
·软件无线电的研究现状构 | 第15-16页 |
·软件无线电的应用前景 | 第16-17页 |
·论文主要工作与创新点 | 第17-18页 |
·课题实验平台 | 第18-19页 |
·论文组织结构 | 第19-21页 |
第二章 参数可配置 RSA 加密算法加速器技术研究 | 第21-32页 |
·RSA 加密算法介绍 | 第21-24页 |
·RSA 加解密算法的基本概念 | 第21-22页 |
·RSA 加解密算法的原理 | 第22页 |
·RSA 加密算法的研究现状 | 第22-23页 |
·通用蒙哥马利算法的推导 | 第23-24页 |
·参数可配置 RSA 的结构设计 | 第24-28页 |
·RSA 加密模块的总体设计 | 第25-26页 |
·蒙哥马利乘法模块的设计 | 第26-28页 |
·实验结果与性能分析 | 第28-31页 |
·实验环境 | 第28-29页 |
·性能分析 | 第29-31页 |
·结果对比 | 第31页 |
·本章小结 | 第31-32页 |
第三章 参数可配置 LDPC 编码器加速器技术研究 | 第32-45页 |
·LDPC 编码介绍 | 第32-37页 |
·LDPC 编码的发展 | 第32-33页 |
·LDPC 编码原理 | 第33-34页 |
·LDPC 编码研究现状 | 第34-37页 |
·参数可配置 LDPC 编码器设计 | 第37-43页 |
·参数可配置 LDPC 编码器总体结构设计 | 第37-39页 |
·编码矩阵的存储设计 | 第39页 |
·计算单元的设计 | 第39-40页 |
·QSN 网络的设计 | 第40-43页 |
·实验性能分析 | 第43-44页 |
·实验环境 | 第43页 |
·性能分析 | 第43-44页 |
·结果对比 | 第44页 |
·本章小结 | 第44-45页 |
第四章 参数可配置 LDPC 译码器加速器技术研究 | 第45-59页 |
·LDPC 译码介绍 | 第45-48页 |
·LDPC 的译码原理 | 第45-46页 |
·LDPC 的译码算法介绍 | 第46页 |
·LDPC 译码器的研究现状 | 第46-48页 |
·参数可配置 LDPC 译码器设计 | 第48-56页 |
·参数可配置 LDPC 译码器总体结构设计 | 第48-51页 |
·中间信息的多模式分割存储设计 | 第51-53页 |
·中间信息的数据调度设计 | 第53-54页 |
·译码器的性能优化 | 第54-56页 |
·实验性能分析 | 第56-57页 |
·性能分析 | 第56页 |
·结果对比 | 第56-57页 |
·本章小结 | 第57-59页 |
第五章 参数可配置调制解调加速器技术研究 | 第59-69页 |
·调制解调算法介绍 | 第60-63页 |
·BPSK 算法 | 第60-61页 |
·QPSK 算法 | 第61页 |
·QAM 算法 | 第61-62页 |
·调制解调算法的总结 | 第62-63页 |
·参数可配置调制解调器设计 | 第63-66页 |
·参数可配置的调制器结构设计 | 第63-64页 |
·参数可配置的解调器结构设计 | 第64-66页 |
·性能分析 | 第66-68页 |
·实验环境 | 第66-67页 |
·性能分析 | 第67-68页 |
·本章小结 | 第68-69页 |
第六章 参数可配置的通信链路加速原型系统技术研究 | 第69-79页 |
·通信链路原型总体框架设计 | 第69-70页 |
·辅助功能模块设计 | 第70-73页 |
·数据读取模块设计 | 第70-71页 |
·参数配置设计 | 第71-72页 |
·数据缓存设计 | 第72-73页 |
·发送/接收链路设计 | 第73-78页 |
·En/Decryption 的具体设计 | 第74-76页 |
·M.F FEC En/Decoder 的具体设计 | 第76-77页 |
·M.F Mapper/DeMapper 的具体设计 | 第77-78页 |
·本章小结 | 第78-79页 |
第七章 结束语 | 第79-82页 |
·工作总结 | 第79-80页 |
·研究展望 | 第80-82页 |
致谢 | 第82-84页 |
参考文献 | 第84-89页 |
作者在学期间取得的学术成果 | 第89页 |