| 摘要 | 第1-6页 |
| Abstract | 第6-13页 |
| 1 绪论 | 第13-17页 |
| ·研究背景 | 第13页 |
| ·图像采集技术的发展现状 | 第13-15页 |
| ·基于FPGA数字图像处理的应用 | 第15-16页 |
| ·本文主要内容 | 第16-17页 |
| 2 FPGA设计技术及国际视频标准 | 第17-23页 |
| ·系统核心处理器FPGA技术 | 第17-19页 |
| ·FPGA工作原理 | 第17页 |
| ·Quartus Ⅱ 9.0开发环境 | 第17-18页 |
| ·FPGA设计流程 | 第18-19页 |
| ·模拟视频制式及数字视频制式国际标准 | 第19-23页 |
| ·模拟视频制式 | 第19-20页 |
| ·数字化模拟视频信号 | 第20页 |
| ·数字分量编码4：2：2标准 | 第20-21页 |
| ·ITU-R BT.656国际标准 | 第21-23页 |
| 3 视频图像采集与显示系统的方案设计及关键芯片分析 | 第23-31页 |
| ·基于FPGA的视频图像采集与显示系统的方案设计 | 第23-24页 |
| ·FPGA配置方式分析 | 第24-25页 |
| ·主动串行(AS) | 第24-25页 |
| ·JTAG配置方式 | 第25页 |
| ·电源电路分析 | 第25-26页 |
| ·电源需求 | 第25-26页 |
| ·电源电路 | 第26页 |
| ·视频解码电路分析 | 第26-28页 |
| ·视频解码芯片SAA7113原理及特点 | 第26-28页 |
| ·视频解码芯片SAA7113外围电路 | 第28页 |
| ·视频编码电路分析 | 第28-30页 |
| ·视频编码芯片的原理及特点 | 第28-29页 |
| ·视频编码芯片SAA7121外围电路 | 第29-30页 |
| ·系统硬件电路分析总结 | 第30-31页 |
| 4 系统的硬件描述语言实现 | 第31-55页 |
| ·FPGA硬件描述语言设计功能模块 | 第31页 |
| ·可编程逻辑设计常用思想与技巧 | 第31-34页 |
| ·乒乓操作 | 第32页 |
| ·串并转换 | 第32-33页 |
| ·流水线操作 | 第33页 |
| ·异步时钟域数据同步 | 第33-34页 |
| ·SAA7113解码芯片初始化模块 | 第34-43页 |
| ·I2C总线 | 第34页 |
| ·SAA7113解码芯片的初始化配置 | 第34-36页 |
| ·SAA7113解码芯片的初始化verilog实现 | 第36-43页 |
| ·SAA7121编码芯片初始化模块 | 第43-47页 |
| ·SAA7121编码初始化配置 | 第43-44页 |
| ·SAA7121编码芯片初始化verilog实现 | 第44-47页 |
| ·PLL锁相环时钟管理的LPM参数化模型 | 第47-49页 |
| ·Altera内嵌PLL锁相换环工作原理 | 第47页 |
| ·系统PLL锁相环的LPM参数化模型实现 | 第47-49页 |
| ·FPGA图像采集与显示模块 | 第49-55页 |
| ·FPGA图像解码采集模块设计及verilog实现 | 第49-52页 |
| ·图像的帧存储乒乓操作实现 | 第52-53页 |
| ·FPGA图像编码显示模块设计及verilog实现 | 第53-55页 |
| 5 RTL级综合与系统调试 | 第55-61页 |
| ·FPGA设计RTL级综合 | 第55-57页 |
| ·RTL阅读器简介 | 第55-56页 |
| ·系统顶层模块RTL级综合 | 第56-57页 |
| ·运用RTL级综合分析设计中的问题 | 第57页 |
| ·系统实时图像采集显示测试 | 第57-59页 |
| ·系统的调试结果分析 | 第59页 |
| ·系统硬件资源消耗情况分析 | 第59-61页 |
| 6 总结与展望 | 第61-63页 |
| ·全文总结 | 第61页 |
| ·全文工作 | 第61页 |
| ·本文具有以下创新点 | 第61页 |
| ·未来展望 | 第61-63页 |
| 参考文献 | 第63-65页 |
| 附录A 系统完整的FPGA设计原理图 | 第65-68页 |
| 致谢 | 第68-69页 |
| 作者简介及读研期间主要科研成果 | 第69页 |
