| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 插图索引 | 第9-10页 |
| 附表索引 | 第10-11页 |
| 第1章 绪论 | 第11-15页 |
| ·研究背景及意义 | 第11-12页 |
| ·CORDIC算法的研究进展 | 第12-13页 |
| ·基于FPGA硬件平台的实现方式 | 第13页 |
| ·本文的研究内容 | 第13-14页 |
| ·本文组织结构 | 第14-15页 |
| 第2章 传统CORDIC算法及现有改进方法综述 | 第15-25页 |
| ·引言 | 第15页 |
| ·传统CORDIC算法 | 第15-20页 |
| ·旋转角度迭代分解 | 第16页 |
| ·缩放因子的简化 | 第16-17页 |
| ·CORDIC算法实现模式及结构 | 第17-20页 |
| ·通用CORDIC算法 | 第20页 |
| ·对传统CORDIC算法的现有改进方案 | 第20-23页 |
| ·角度重编码方法(AR) | 第21-22页 |
| ·混合旋转 | 第22-23页 |
| ·消除缩放因子 | 第23页 |
| ·小结 | 第23-25页 |
| 第3章 高效宽收敛域无缩放因子CORDIC算法 | 第25-37页 |
| ·引言 | 第25页 |
| ·现有CORDIC算法的性能影响因子 | 第25-27页 |
| ·角度编码方式的影响 | 第25-26页 |
| ·角度近似化的影响 | 第26页 |
| ·缩放因子的影响 | 第26-27页 |
| ·SF(Scaling-free)CORDIC算法 | 第27-28页 |
| ·SF CORDIC算法的改进方案 | 第28-36页 |
| ·扩大收敛域 | 第29-32页 |
| ·输入角度象限全覆盖 | 第32-34页 |
| ·部分并行化 | 第34-35页 |
| ·降位运算 | 第35-36页 |
| ·小结 | 第36-37页 |
| 第4章 优化的SF CORDIC算法的硬件逻辑结构设计 | 第37-45页 |
| ·引言 | 第37页 |
| ·算法总体结构描述 | 第37-39页 |
| ·模块组成 | 第37-38页 |
| ·端口描述 | 第38-39页 |
| ·预处理单元的设计 | 第39-40页 |
| ·CORDIC核心处理单元的设计 | 第40-44页 |
| ·流水结构设计 | 第40-41页 |
| ·并行结构设计 | 第41-44页 |
| ·小结 | 第44-45页 |
| 第5章 优化的SF CORDIC算法实现与测试 | 第45-55页 |
| ·引言 | 第45页 |
| ·实现平台 | 第45-48页 |
| ·硬件平台 | 第45-47页 |
| ·软件平台 | 第47-48页 |
| ·仿真 | 第48-51页 |
| ·综合 | 第51-54页 |
| ·小结 | 第54-55页 |
| 结论 | 第55-57页 |
| 参考文献 | 第57-61页 |
| 致谢 | 第61页 |