| 摘要 | 第1-6页 |
| ABSTRACT | 第6-17页 |
| 第一章 引言 | 第17-20页 |
| ·研究背景 | 第17-18页 |
| ·国内外研究现状 | 第18-19页 |
| ·论文的目的与结构 | 第19-20页 |
| 第二章 误码测试仪的检测原理 | 第20-37页 |
| ·误码测试原理 | 第20-23页 |
| ·误码的产生 | 第20-21页 |
| ·误码率定义 | 第21页 |
| ·误码测试分类 | 第21-22页 |
| ·m序列误码检测方法 | 第22-23页 |
| ·伪随机序列 | 第23-30页 |
| ·伪随机序列的概念 | 第23-24页 |
| ·伪随机序列的特性 | 第24-29页 |
| ·伪随机序列的功率谱 | 第29-30页 |
| ·并行M序列的产生方法 | 第30-34页 |
| ·典型的误码测试链路 | 第34-37页 |
| ·并行总线误码测试链路 | 第34-35页 |
| ·串行总线误码测试链路 | 第35-37页 |
| 第三章 误码测试仪总体设计与功能划分 | 第37-57页 |
| ·误码测试仪系统需求 | 第37-39页 |
| ·系统总体方案设计 | 第39-40页 |
| ·系统环回方案设计 | 第40-43页 |
| ·误码测试仪硬件设计 | 第43-55页 |
| ·供电单元设计 | 第44-46页 |
| ·通信单元设计 | 第46-51页 |
| ·时钟分配单元设计 | 第51-53页 |
| ·误码测试单元设计 | 第53-55页 |
| ·误码测试模块功能划分与设计 | 第55-57页 |
| 第四章 误码产生比对模块设计与仿真 | 第57-78页 |
| ·NORM_PRBS模块设计与仿真 | 第57-65页 |
| ·Norm_PRBS_2Tap | 第57-59页 |
| ·Norm_PRBS_4Tap | 第59-61页 |
| ·Norm_PRBS_Top | 第61-65页 |
| ·NORM_ERROR_NUM模块设计与仿真 | 第65-70页 |
| ·Norm Error 8bit Num | 第65-66页 |
| ·Norm Error 64bit Num | 第66-68页 |
| ·Norm Error Count | 第68-70页 |
| ·NORM_BERT_SYNC_STATE模块设计与仿真 | 第70-73页 |
| ·NORM_BERT_INS_ERR模块设计与仿真 | 第73-74页 |
| ·NORM_BERT_PART模块设计与仿真 | 第74-78页 |
| 第五章 SF14.1协议接口模块设计与仿真 | 第78-97页 |
| ·NORM_SFI_TX模块设计与仿真 | 第79-83页 |
| ·Norm SFI41 Tx FIFO | 第80页 |
| ·Norm SFI41 Tx | 第80-83页 |
| ·NORM_SFI_RX模块设计与仿真 | 第83-93页 |
| ·Norm_DelayCtrl | 第84-85页 |
| ·Norm SFI41 Rx FIFO | 第85-86页 |
| ·Norm_Rx_Align_Stare | 第86-89页 |
| ·Norm SFI41 Rx | 第89-93页 |
| ·NORM_SFI41_LOOP模块设计与仿真 | 第93-96页 |
| ·NORM_SFI41_TOP模块设计 | 第96-97页 |
| 第六章 误码测试控制模块设计与仿真 | 第97-103页 |
| ·FPGA OTHER | 第97页 |
| ·FPGA CLK LED | 第97-100页 |
| ·FPGA CPU | 第100-101页 |
| ·BERT10G TOP | 第101-103页 |
| 第七章 误码测试仪的硬件实现与参数测试 | 第103-111页 |
| ·硬件实现 | 第103-106页 |
| ·PCB设计实现 | 第103-105页 |
| ·PCBA实物图 | 第105-106页 |
| ·测试参数 | 第106-110页 |
| ·电口眼图测试 | 第106-108页 |
| ·光口眼图测试 | 第108-110页 |
| ·结论 | 第110-111页 |
| 第八章 结束语 | 第111-113页 |
| ·总结 | 第111-112页 |
| ·展望 | 第112-113页 |
| 致谢 | 第113-114页 |
| 参考文献 | 第114-116页 |