基于动态存储的2Gbps数据流产生技术研究
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-14页 |
| ·研究背景及意义 | 第9页 |
| ·存储技术发展概况 | 第9-11页 |
| ·高速数据发生器的技术指标 | 第11-12页 |
| ·本文的主要工作和章节安排 | 第12-14页 |
| 第二章 动态存储器技术特征分析 | 第14-21页 |
| ·动态存储器的高速数据传输和深存储技术分析 | 第14-16页 |
| ·动态存储器内部结构 | 第14页 |
| ·动态存储器的高速数据传输技术分析 | 第14-16页 |
| ·动态存储器的数据读写过程分析 | 第16-21页 |
| ·Bank激活操作 | 第17-18页 |
| ·刷新操作 | 第18-19页 |
| ·预充电操作 | 第19页 |
| ·突发读写操作 | 第19-21页 |
| 第三章 高速数据流产生系统总体方案设计 | 第21-31页 |
| ·数据流产生系统功能和技术指标分析 | 第21-22页 |
| ·高速数据流产生系统总体方案设计 | 第22-23页 |
| ·图形数据存储设计方案 | 第23-25页 |
| ·采用静态存储器设计实现 | 第23-24页 |
| ·采用动态存储器设计实现 | 第24页 |
| ·两种存储器设计实现比较 | 第24-25页 |
| ·高速数据流实现设计方案 | 第25页 |
| ·数据无缝输出设计方案 | 第25-29页 |
| ·数据无缝输出实现过程 | 第26-27页 |
| ·动态存储器时钟频率选取 | 第27-28页 |
| ·数据缓存FIFO存储深度设计 | 第28-29页 |
| ·时钟信号设计方案 | 第29-31页 |
| 第四章 高速数据流产生系统电路设计 | 第31-50页 |
| ·动态存储电路设计 | 第32-35页 |
| ·数据产生控制电路设计 | 第35-47页 |
| ·数据接口电路 | 第36页 |
| ·运行模式电路 | 第36-39页 |
| ·DDR2存储模块 | 第39-42页 |
| ·数据存储电路 | 第42-45页 |
| ·数据产生电路 | 第45-47页 |
| ·高速数据流实现电路设计 | 第47-50页 |
| 第五章 DDR2存储模块设计 | 第50-67页 |
| ·DDR2控制器 | 第50-58页 |
| ·DDR2初始化模块 | 第51-53页 |
| ·DDR2控制模块 | 第53-55页 |
| ·DDR2命令译码模块 | 第55-58页 |
| ·数据无缝传输电路 | 第58-61页 |
| ·数据存储过程 | 第59-60页 |
| ·数据输出过程 | 第60-61页 |
| ·高速数据通道 | 第61-67页 |
| ·DQ模块的实现 | 第61-64页 |
| ·DQS模块的实现 | 第64-67页 |
| 第六章 系统调试分析 | 第67-78页 |
| ·DDR2存储模块调试 | 第67-72页 |
| ·高速数据流产生系统测试 | 第72-78页 |
| ·重复模式下数据流产生 | 第72-73页 |
| ·单次模式下数据流产生 | 第73页 |
| ·单步模式下数据流产生 | 第73-75页 |
| ·在重复模式下不同数据率测试 | 第75-78页 |
| 第七章 结束语 | 第78-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-82页 |
| 攻硕期间取得的研究成果 | 第82页 |
