| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-14页 |
| ·数字存储示波器概述 | 第9-10页 |
| ·数字存储示波器高速数据采集系统设计及国内外发展现状 | 第10-12页 |
| ·课题研究背景及选题意义 | 第12页 |
| ·论文主要研究任务及技术指标 | 第12-13页 |
| ·本章小结 | 第13-14页 |
| 第二章 数字存储示波器数据采集系统总体方案设计 | 第14-24页 |
| ·数字存储示波器的基本原理 | 第14-15页 |
| ·数据采集系统整体设计方案 | 第15-17页 |
| ·系统所用关键芯片的选型 | 第17-23页 |
| ·主控芯片 FPGA 的选型 | 第17-18页 |
| ·ADC 芯片的选型 | 第18-19页 |
| ·系统采样时钟芯片及时钟分配芯片的选型 | 第19-21页 |
| ·高速存储器 DDR2 SDRAM 的选择 | 第21-22页 |
| ·电源芯片的选择 | 第22-23页 |
| ·本章小结 | 第23-24页 |
| 第三章 数字存储示波器数据采集系统详细设计 | 第24-48页 |
| ·模/数转换的基本概念 | 第25页 |
| ·经典采样理论 | 第25-26页 |
| ·并行时间交替采样设计 | 第26-32页 |
| ·ADC083000 芯片介绍 | 第27-29页 |
| ·ADC083000 模拟信号的输入 | 第29-30页 |
| ·ADC083000 工作模式及电路实现 | 第30页 |
| ·ADC083000 工作时序分析 | 第30-32页 |
| ·A/D 转换器输出数据流同步电路设计 | 第32页 |
| ·系统采样时钟电路设计 | 第32-37页 |
| ·时钟芯片 LMX2531LQ1500E 的结构及其特点 | 第33-34页 |
| ·系统采样时钟电路的实现 | 第34-37页 |
| ·FPGA 逻辑设计 | 第37-44页 |
| ·FPGA 概述及一般设计流程 | 第38-39页 |
| ·Xilinx FPGA 开发环境 ISE 简介 | 第39-40页 |
| ·FPGA 设计硬件描述语言 HDL | 第40页 |
| ·FPGA 数据接收模块设计 | 第40-41页 |
| ·FPGA 高速数据缓存模块设计 | 第41-42页 |
| ·FPGA 时钟产生模块设计 | 第42-43页 |
| ·FPGA DDR2 控制器模块设计 | 第43-44页 |
| ·DDR2 SDRAM 高速存储电路设计 | 第44-46页 |
| ·系统触发电路设计 | 第46-47页 |
| ·本章小结 | 第47-48页 |
| 第四章 供电电源模块设计 | 第48-56页 |
| ·ADC 供电电源设计 | 第49-51页 |
| ·高速 ADC 供电原则 | 第49页 |
| ·ADC083000 供电电源设计 | 第49-51页 |
| ·FPGA 电源设计 | 第51-54页 |
| ·FPGA 电源需求概述 | 第51-52页 |
| ·设计 FPGA 电源的难题与考虑 | 第52-53页 |
| ·FPGA 电源设计方案 | 第53-54页 |
| ·DDR2 SDRAM 供电电源设计 | 第54-55页 |
| ·本章小结 | 第55-56页 |
| 第五章 高速 PCB 布板与信号完整性问题分析 | 第56-66页 |
| ·高速 PCB 布局布线基本原则 | 第56-59页 |
| ·高速电路设计中信号完整性问题 | 第59-61页 |
| ·信号完整性研究的内容 | 第59-60页 |
| ·信号完整性与 PCB 设计之间的关系 | 第60-61页 |
| ·高速 PCB 设计中的信号完整性问题及解决措施 | 第61-64页 |
| ·传输线延时问题及解决措施 | 第61-62页 |
| ·信号反射问题及其抑制 | 第62-64页 |
| ·串扰问题及其抑制方法 | 第64页 |
| ·本章小结 | 第64-66页 |
| 第六章 数字存储示波器数据采集系统的调试与分析 | 第66-72页 |
| ·电源模块的调试 | 第67页 |
| ·系统采样时钟电路的调试 | 第67-69页 |
| ·通过 FPGA 配置 ADC083000 的调试与分析 | 第69-70页 |
| ·DDR2 SDRAM 的调试 | 第70-71页 |
| ·本章小结 | 第71-72页 |
| 第七章 结论与展望 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 附录 | 第76-78页 |
| 攻硕期间取得的研究成果 | 第78-79页 |
