| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-13页 |
| ·研究背景及意义 | 第7-9页 |
| ·延时锁定环的分类及优缺点的概述 | 第9-10页 |
| ·锁定环的应用现状 | 第10-12页 |
| ·用DLL实现高速存储器接口的时钟同步电路 | 第10-11页 |
| ·用DLL实现时钟网络的零延时缓冲器 | 第11-12页 |
| ·用DLL实现串行通信时钟恢复电路 | 第12页 |
| ·本论文章节架构 | 第12-13页 |
| 第二章 传统数字延时锁定环 | 第13-26页 |
| ·移位寄存器延时锁定环 | 第13-14页 |
| ·计数器延时锁定环 | 第14-15页 |
| ·逐次逼近寄存器延时锁定环 | 第15-18页 |
| ·全数字延时锁定电路的优缺点总结 | 第18页 |
| ·传统逐次逼近寄存器延时锁定环 | 第18-25页 |
| ·延时线 | 第19-21页 |
| ·鉴相器 | 第21-22页 |
| ·逐次逼近寄存器 | 第22-24页 |
| ·初始化电路 | 第24-25页 |
| ·传统逐次逼近寄存器延时锁定环锁定范围窄的分析 | 第25页 |
| ·本章小结 | 第25-26页 |
| 第三章 宽范围全数字逐次逼近寄存器延时锁定环 | 第26-43页 |
| ·改进办法 | 第26页 |
| ·电路总体构架 | 第26-27页 |
| ·前置延时单元 | 第27页 |
| ·延时线 | 第27-32页 |
| ·差分式延时单元 | 第28-29页 |
| ·电容并联式延时单元 | 第29-32页 |
| ·鉴相器 | 第32-36页 |
| ·检测窗口式鉴相器 | 第32-33页 |
| ·半穿透式鉴相器 | 第33-36页 |
| ·译码器和分频器 | 第36-39页 |
| ·逐次逼近移位寄存器控制电路 | 第39-41页 |
| ·电路分析 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 第四章 宽范围全数字逐次逼近寄存器延时锁定环的实现 | 第43-49页 |
| ·设计流程与实现平台 | 第43-44页 |
| ·实验结果 | 第44-48页 |
| ·工作频率范围 | 第46-47页 |
| ·控制字与工作频率 | 第47页 |
| ·功耗 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 第五章 总结与展望 | 第49-50页 |
| ·工作总结 | 第49页 |
| ·工作展望 | 第49-50页 |
| 参考文献 | 第50-52页 |
| 致谢 | 第52页 |