| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·短波通信概述 | 第7页 |
| ·信道编码技术的发展 | 第7-8页 |
| ·QC-LDPC 码简介 | 第8-9页 |
| ·主要内容和章节安排 | 第9-11页 |
| 第二章 LDPC 码的编译码理论 | 第11-23页 |
| ·LDPC 码的基本原理 | 第11-14页 |
| ·线性分组码基础 | 第11-12页 |
| ·LDPC 码的Tanner 图表示 | 第12-13页 |
| ·LDPC 码的后验概率分布表示 | 第13-14页 |
| ·QC-LDPC 码结构 | 第14-15页 |
| ·QC-LDPC 码的编码方法 | 第15-16页 |
| ·串行编码方案 | 第15-16页 |
| ·并行编码方案 | 第16页 |
| ·LDPC 码的译码方法 | 第16-23页 |
| ·和积译码算法 | 第17-18页 |
| ·概率测度下信息更新规则 | 第18-20页 |
| ·基于其它测度的信息更新规则 | 第20-21页 |
| ·最小和译码算法 | 第21-23页 |
| 第三章 QC-LDPC 码的仿真分析 | 第23-35页 |
| ·仿真平台 | 第23-26页 |
| ·仿真系统框图 | 第23页 |
| ·软判决与软信息 | 第23-24页 |
| ·编码方案推导 | 第24-25页 |
| ·译码中的串行消息更新规则 | 第25-26页 |
| ·译码算法性能分析 | 第26-30页 |
| ·和积算法与最小和算法的比较 | 第26-27页 |
| ·迭代次数对译码性能的影响 | 第27-28页 |
| ·基于不同校验矩阵的QC-LDPC 码性能 | 第28-30页 |
| ·QC-LDPC 码在多进制调制系统中的性能 | 第30-35页 |
| ·多进制调制软信息的推导 | 第31页 |
| ·坐标轴变换和软信息计算 | 第31-33页 |
| ·性能仿真 | 第33-35页 |
| 第四章 QC-LDPC 码的量化译码及DSP 实现 | 第35-45页 |
| ·QC-LDPC 的量化译码算法 | 第35-38页 |
| ·量化译码算法概述 | 第35页 |
| ·运算表定义 | 第35-37页 |
| ·运算表的存储分析 | 第37页 |
| ·量化译码算法的仿真分析 | 第37-38页 |
| ·VC33 短波通信平台简介 | 第38-40页 |
| ·QC-LDPC 码基矩阵扩展方案的优化 | 第40-42页 |
| ·QC-LDPC 码校验矩阵的基矩阵 | 第40页 |
| ·通用的基矩阵扩展方案 | 第40-41页 |
| ·基于结构体数组的基矩阵扩展方案 | 第41页 |
| ·占用更少存储资源的基矩阵扩展方案 | 第41-42页 |
| ·QC-LDPC 码在VC33 上实现的复杂度分析 | 第42-45页 |
| ·QC-LDPC 码在VC33 上的时间开销 | 第42-43页 |
| ·QC-LDPC 码在VC33 上的汇编实现 | 第43-45页 |
| 第五章 QC-LDPC 码译码器的FPGA 设计与实现 | 第45-67页 |
| ·QC-LDPC 码的码型选择 | 第45-46页 |
| ·量化译码算法的改进 | 第46-50页 |
| ·和积算法的二维折线逼近算法 | 第46-48页 |
| ·次小值修正的最小和算法 | 第48-49页 |
| ·改进的量化算法仿真分析 | 第49-50页 |
| ·译码器总体结构设计 | 第50-53页 |
| ·译码器实现的硬件平台 | 第50页 |
| ·译码器的工作流程 | 第50-51页 |
| ·译码器的总体结构框图 | 第51-53页 |
| ·译码器各模块介绍 | 第53-61页 |
| ·存储模块 | 第53-54页 |
| ·译码控制模块 | 第54-55页 |
| ·初始化模块 | 第55-56页 |
| ·校验节点更新模块 | 第56-58页 |
| ·变量节点更新模块 | 第58-59页 |
| ·校验及其他辅助模块 | 第59-61页 |
| ·QC-LDPC 码译码器仿真验证 | 第61-63页 |
| ·QC-LDPC 码译码器的改进 | 第63-67页 |
| ·短波通信中QC-LDPC 码的要求 | 第63-64页 |
| ·可配置的QC-LDPC 码译码器实现 | 第64页 |
| ·改进的译码器仿真验证 | 第64-67页 |
| 第六章 总结与展望 | 第67-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-73页 |
