静止和活动图像一体化压缩编码算法及硬件实现研究
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·引言 | 第7页 |
| ·选题背景 | 第7-8页 |
| ·国内外研究概况 | 第8-9页 |
| ·本文研究目的及主要内容 | 第9-11页 |
| 第二章 图像压缩编码算法 | 第11-21页 |
| ·图像压缩的基本原理 | 第11-13页 |
| ·静止图像编码标准 | 第13-16页 |
| ·JPEG 标准 | 第13页 |
| ·JPEG2000 标准 | 第13-16页 |
| ·活动图像编码标准 | 第16-20页 |
| ·活动图像压缩编码原理 | 第16-18页 |
| ·H.264 编码算法 | 第18-20页 |
| ·本章小结 | 第20-21页 |
| 第三章 一体化压缩编码算法 | 第21-31页 |
| ·一体化算法的系统原理 | 第21-22页 |
| ·一体化算法的关键技术 | 第22-30页 |
| ·最优小波基的选择方法 | 第22-25页 |
| ·基于预测的方向提升小波变换 | 第25-27页 |
| ·基于块匹配的快速运动估计技术 | 第27-30页 |
| ·本章小结 | 第30-31页 |
| 第四章 一体化压缩编码算法的硬件实现 | 第31-57页 |
| ·一体化系统的硬件结构 | 第31-34页 |
| ·静止图像压缩模块设计 | 第34-42页 |
| ·ADV202 的性能介绍及初始化配置 | 第34-38页 |
| ·ADV202 控制器的FPGA 实现 | 第38-41页 |
| ·ADV202 与FPGA 的接口设计 | 第41-42页 |
| ·活动图像压缩模块设计 | 第42-48页 |
| ·视频源的输入模块设计 | 第43页 |
| ·码流复合模块 | 第43-45页 |
| ·DSP 与FPGA 的链路口设计 | 第45-48页 |
| ·系统性能测试 | 第48-55页 |
| ·静止图像压缩性能测试 | 第49-52页 |
| ·活动图像压缩性能测试 | 第52-55页 |
| ·本章小结 | 第55-57页 |
| 第五章 结束语 | 第57-59页 |
| 致谢 | 第59-61页 |
| 参考文献 | 第61-63页 |
| 研究成果 | 第63-64页 |
