| 表目录 | 第1-7页 |
| 图目录 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第10-16页 |
| ·课题研究背景 | 第10-13页 |
| ·ACR应用环境 | 第10-11页 |
| ·ACR总体结构 | 第11-12页 |
| ·ACR对用户的管理 | 第12-13页 |
| ·课题研究的任务 | 第13页 |
| ·本文的主要工作 | 第13-14页 |
| ·本文的结构安排 | 第14-16页 |
| 第二章 流量管理中的关键技术研究 | 第16-30页 |
| ·流量测量 | 第16-18页 |
| ·流量描述 | 第16页 |
| ·流量测量的方法 | 第16-18页 |
| ·队列管理 | 第18-25页 |
| ·引言 | 第18-19页 |
| ·队列管理算法分类 | 第19-25页 |
| ·队列调度 | 第25-29页 |
| ·引言 | 第25页 |
| ·队列调度算法分类 | 第25-29页 |
| ·本章小结 | 第29-30页 |
| 第三章 一种基于区分优先级的流量管理(DPTM)机制 | 第30-42页 |
| ·引言 | 第30页 |
| ·区分丢包随机早期丢弃(DDPRED)队列管理算法 | 第30-33页 |
| ·DDPRED的实现原理 | 第31页 |
| ·DDPRED的数学模型 | 第31-33页 |
| ·并行分布式双调度加权轮询(PDDWRR)队列调度算法 | 第33-40页 |
| ·优先级排队策略 | 第33-35页 |
| ·PDDWRR的实现原理 | 第35-36页 |
| ·PDDWRR的数学模型 | 第36-40页 |
| ·性能仿真 | 第40-41页 |
| ·本章小结 | 第41-42页 |
| 第四章 ACR EMD千兆线路接口板中流量管理机制的实现 | 第42-54页 |
| ·功能FPGA子模块在GE线路接口板中的位置 | 第42-47页 |
| ·GE线路接口板逻辑结构 | 第42-43页 |
| ·GE线路接口板功能及实现 | 第43-47页 |
| ·功能FPGA上DPTM机制的硬件实现 | 第47-50页 |
| ·单板测试 | 第50-53页 |
| ·运行环境 | 第50-51页 |
| ·千兆线路接口板的运行流程 | 第51页 |
| ·单板功能测试 | 第51-53页 |
| ·本章小结 | 第53-54页 |
| 结束语 | 第54-55页 |
| 参考文献 | 第55-57页 |
| 作者简历 攻读硕士学位期间完成的主要工作 | 第57-58页 |
| 致谢 | 第58页 |
