网络处理器中处理单元的设计与实现
| 摘要 | 第1-9页 |
| 第一章 引言 | 第9-17页 |
| ·研究背景 | 第9-13页 |
| ·带宽驱动 | 第10-11页 |
| ·应用驱动 | 第11-12页 |
| ·网络处理器的解决方案 | 第12-13页 |
| ·研究现状 | 第13-15页 |
| ·处理单元的拓扑 | 第13-14页 |
| ·处理单元的结构 | 第14-15页 |
| ·本文的主要工作 | 第15-16页 |
| ·设计实现处理单元原型 | 第15页 |
| ·实现多处理单元原型系统 | 第15-16页 |
| ·系统验证和性能评估 | 第16页 |
| ·论文的组织 | 第16-17页 |
| 第二章 处理单元的结构 | 第17-23页 |
| ·网络应用特征 | 第17-19页 |
| ·分组级并行 | 第17-18页 |
| ·任务级并行 | 第18页 |
| ·指令级并行 | 第18-19页 |
| ·数据级并行 | 第19页 |
| ·应用向硬件资源的映射 | 第19-20页 |
| ·处理单元的拓扑 | 第20-21页 |
| ·处理单元的选择 | 第21-23页 |
| 第三章 处理单元的微结构 | 第23-37页 |
| ·指令集 | 第23-25页 |
| ·流水线 | 第25-29页 |
| ·功能模块 | 第29-30页 |
| ·存贮层次 | 第30-33页 |
| ·指令存贮 | 第31-32页 |
| ·数据存贮 | 第32页 |
| ·其它 | 第32-33页 |
| ·片上总线 | 第33-37页 |
| 第四章 处理单元实现和验证 | 第37-47页 |
| ·ASIP设计流程 | 第37-38页 |
| ·处理单元实现 | 第38-39页 |
| ·多处理单元网络处理器原型 | 第39-42页 |
| ·功能验证 | 第42-47页 |
| ·基于模拟的验证 | 第42-44页 |
| ·FPGA原型验证 | 第44-47页 |
| 第五章 设计方案评估和分析 | 第47-61页 |
| ·性能分析方法 | 第47-49页 |
| ·硬件开销评估 | 第49-56页 |
| ·FPGA开销评估 | 第50-52页 |
| ·ASIC开销评估 | 第52-56页 |
| ·运行测试基准集 | 第56-59页 |
| ·测试基准集移植 | 第56-57页 |
| ·测试基准运行结果 | 第57-59页 |
| ·结果评估和改进方案 | 第59-61页 |
| 第六章 总结 | 第61-65页 |
| ·本文主要工作和贡献 | 第61-62页 |
| ·后续工作展望 | 第62-65页 |
| 参考文献 | 第65-70页 |
| 致谢 | 第70-71页 |
| 作者简历 | 第71页 |
