X微处理器指令译码控制系统设计与验证
| 摘要 | 第1-12页 |
| Abstract | 第12-13页 |
| 第一章 绪论 | 第13-15页 |
| ·课题的研究背景 | 第13页 |
| ·课题研究的主要内容 | 第13-14页 |
| ·论文的结构 | 第14页 |
| ·本论文的研究成果 | 第14-15页 |
| 第二章 X处理器体系结构概述 | 第15-24页 |
| ·指令集结构介绍 | 第15-19页 |
| ·指令格式 | 第15-17页 |
| ·指令分类 | 第17-19页 |
| ·X处理器微体系结构 | 第19-23页 |
| ·功能部件组成 | 第19-22页 |
| ·流水线结构和功能 | 第22-23页 |
| ·X处理器指令译码控制系统设计的难点及解决方案 | 第23页 |
| ·小结 | 第23-24页 |
| 第三章 X处理器指令译码控制系统 | 第24-46页 |
| ·X处理器指令译码控制系统 | 第24-27页 |
| ·控制单元的状态分析 | 第26-27页 |
| ·X处理器直接译码控制单元 | 第27-29页 |
| ·X处理器直接译码控制单元概述 | 第27-28页 |
| ·直接译码单元的设计与总体结构 | 第28-29页 |
| ·X处理器直接译码控制单元各子模块的设计 | 第29-45页 |
| ·指令码锁存模块 | 第29-30页 |
| ·译码功能选择信号生成模块 | 第30-31页 |
| ·A、B流水线指令译码模块 | 第31-32页 |
| ·偏移量和立即数分离模块 | 第32-35页 |
| ·指令的配对与流出模块 | 第35-45页 |
| ·小结 | 第45-46页 |
| 第四章 微程序控制单元设计 | 第46-58页 |
| ·X处理器微程序控制器 | 第46-47页 |
| ·复杂指令的微程序译码 | 第47-49页 |
| ·X微处理器微程序译码单元的设计与优化 | 第49-57页 |
| ·微程序译码单元的总体设计实现 | 第49-50页 |
| ·指令入口地址生成 | 第50-53页 |
| ·微程序ROM设计 | 第53-57页 |
| ·小结 | 第57-58页 |
| 第五章 指令译码控制系统的可测性设计 | 第58-68页 |
| ·指令译码控制系统自测试的设计 | 第58-63页 |
| ·微码ROM自测试的设计 | 第63-65页 |
| ·微码ROM的顺序地址生成 | 第63-64页 |
| ·微码码点响应压缩电路的设计 | 第64-65页 |
| ·扫描链路设计 | 第65-67页 |
| ·可测性设计验证 | 第67页 |
| ·小结 | 第67-68页 |
| 第六章 指令译码控制系统验证 | 第68-78页 |
| ·验证方法概述 | 第68-69页 |
| ·指令译码控制系统的验证 | 第69-76页 |
| ·模块级验证 | 第72-74页 |
| ·系统级验证 | 第74-76页 |
| ·电路级验证 | 第76-77页 |
| ·小结 | 第77-78页 |
| 结束语 | 第78-80页 |
| 全文工作总结 | 第78页 |
| 未来工作展望 | 第78-80页 |
| 致谢 | 第80-81页 |
| 附录A 指令操作码表 | 第81-85页 |
| 附A.1 单字节操作码表A | 第81页 |
| 附A.1 单字节操作码表B | 第81-82页 |
| 附A.2 字节操作码表A(第一字节为0FH) | 第82-83页 |
| 附A.2 字节操作码表B(第一字节为0FH) | 第83-85页 |
| 附录B 复杂指令操作码和入口地址表 | 第85-88页 |
| 作者在学期间取得的学术成果 | 第88-89页 |
| 参考文献 | 第89-91页 |
