面向入侵检测的网络处理器原型研究与实现
| 摘要 | 第1-10页 |
| ABSTRACT | 第10-12页 |
| 第一章 绪论 | 第12-19页 |
| ·课题背景 | 第12-13页 |
| ·入侵检测的发展和面临的问题 | 第13-15页 |
| ·入侵检测研究简史 | 第13-14页 |
| ·入侵检测面临的问题 | 第14-15页 |
| ·网络处理器产生与发展 | 第15-16页 |
| ·当前互联网主要特点 | 第15页 |
| ·网络处理器定义及功能 | 第15-16页 |
| ·网络处理器性能与应用 | 第16页 |
| ·国内外研究现状 | 第16-18页 |
| ·本文研究内容 | 第18页 |
| ·论文结构 | 第18-19页 |
| 第二章 入侵检测技术 | 第19-36页 |
| ·概述 | 第19-20页 |
| ·入侵检测概念 | 第19页 |
| ·入侵检测系统的组成 | 第19-20页 |
| ·入侵检测的原理 | 第20-22页 |
| ·基于异常的入侵检测 | 第20页 |
| ·基于误用的入侵检测 | 第20-21页 |
| ·入侵检测的一般步骤 | 第21-22页 |
| ·入侵检测算法分析 | 第22-35页 |
| ·入侵检测算法分类 | 第22-23页 |
| ·模式匹配算法 | 第23-29页 |
| ·协议分析 | 第29-30页 |
| ·本系统采取的算法 | 第30-31页 |
| ·算法性能分析 | 第31-35页 |
| ·本章小结 | 第35-36页 |
| 第三章 网络处理器相关技术 | 第36-45页 |
| ·网络处理器基本组成 | 第36页 |
| ·硬件结构 | 第36页 |
| ·软件结构 | 第36页 |
| ·网络处理器的关键技术 | 第36-40页 |
| ·多处理器 | 第36-37页 |
| ·多级并行处理技术 | 第37-38页 |
| ·硬件线程和“0开销”切换 | 第38页 |
| ·分布式数据存储 | 第38-39页 |
| ·灵活可编程性和功能可扩充 | 第39-40页 |
| ·网络处理器调度策略 | 第40-44页 |
| ·两种调度策略比较 | 第40页 |
| ·PE数目确定 | 第40-42页 |
| ·线程数目确定 | 第42-43页 |
| ·本系统原型设计 | 第43-44页 |
| ·本章小结 | 第44-45页 |
| 第四章 原型系统实现 | 第45-56页 |
| ·网络处理器原型硬件设计 | 第45页 |
| ·网络处理器体系结构 | 第45-52页 |
| ·数据采集部件 | 第47页 |
| ·Nios处理单元 | 第47-48页 |
| ·Nios自定义指令设计 | 第48-49页 |
| ·NiosII协处理器设计 | 第49-51页 |
| ·硬件功能和数据通路处理流程 | 第51-52页 |
| ·系统性能测试 | 第52-55页 |
| ·验证平台结构 | 第52-53页 |
| ·测试环境 | 第53-54页 |
| ·局部性能的测试 | 第54页 |
| ·FPGA上多模式匹配性能的测试 | 第54-55页 |
| ·本章小结 | 第55-56页 |
| 第五章 总结与展望 | 第56-58页 |
| ·本文的工作总结 | 第56页 |
| ·展望 | 第56-58页 |
| 致谢 | 第58-59页 |
| 参考文献 | 第59-62页 |
| 附录A 作者在学期间论文发表情况 | 第62-63页 |
| 附录B 参加的科研工作 | 第63页 |
