第1章 绪论 | 第1-18页 |
·引言 | 第10页 |
·数字信号处理器(DSP)概述 | 第10-13页 |
·DSP芯片的发展 | 第10-11页 |
·DSP芯片的分类 | 第11-12页 |
·DSP芯片的选择 | 第12-13页 |
·DSP芯片的应用 | 第13页 |
·高速实时DSP与并行体系结构 | 第13-15页 |
·TMS320C8X:片内并行,MIMD体系结构 | 第14页 |
·TMS320C6X:片内并行,VLIW体系结构 | 第14-15页 |
·ADSP2106X:片间并行,多种体系结构 | 第15页 |
·PCI总线概述 | 第15-17页 |
·PCI局部总线的特点 | 第15-16页 |
·PCI总线接口控制蕊片的选择 | 第16-17页 |
·论文的研究内容 | 第17-18页 |
·主体思想 | 第17页 |
·研究内容 | 第17-18页 |
第2章 SHARC芯片介绍及并行处理机基础 | 第18-36页 |
·SHARC芯片及其成员ADSP21060 | 第18-28页 |
·SHARC内部结构 | 第19-20页 |
·SHARC多处理器内存 | 第20-21页 |
·SHARC处理器DMA | 第21-22页 |
·SHARC HOST INTERFACE | 第22页 |
·SHARC的LINK PORT | 第22-24页 |
·SHARC的串口 | 第24页 |
·SHARC的引导模式 | 第24-28页 |
·EPROM加载模式 | 第25-27页 |
·主机加载模式 | 第27页 |
·LINK PORT加载模式 | 第27页 |
·JTAG接口 | 第27-28页 |
·PCI总线结构和接口芯片S5933介绍 | 第28-33页 |
·S5933简介 | 第29-30页 |
·S5933的信箱(MAIL-BOX) | 第30-31页 |
·S5933的FIFO | 第31-32页 |
·S5933的PASS-THRU | 第32-33页 |
·FPGA简介 | 第33页 |
·单片机ADUC812 | 第33-35页 |
·ADUC812的特点 | 第34-35页 |
·ADUC812的应用 | 第35页 |
·本章小结 | 第35-36页 |
第3章 并行处理机硬件逻辑设计 | 第36-53页 |
·总体结构 | 第36-43页 |
·SHARC阵列的设计: | 第36-41页 |
·SHARC阵列的特点及选择: | 第36-39页 |
·SHARC多处理器共享存储器总线 | 第39页 |
·SHARC HOST INTERFACE | 第39-41页 |
·SHARC与PCI总线接口 | 第41-42页 |
·系统扩展接口 | 第42-43页 |
·总体工作方式 | 第43-45页 |
·FPGA的内部逻辑 | 第45-51页 |
·系统的性能和潜力 | 第51-52页 |
·本章小结 | 第52-53页 |
第4章 PCI设备的WINDOWS WDM驱动程序设计 | 第53-87页 |
·驱动程序概述 | 第53-55页 |
·WDM特性 | 第54页 |
·WDM工作原理 | 第54-55页 |
·WDM与其它驱动程序的比较 | 第55页 |
·WINDOWS2000设备驱动程序的开发 | 第55-66页 |
·WINDOWS2000操作系统 | 第56-58页 |
·WINDOWS 2000驱动程序 | 第58-59页 |
·设备和驱动程序层次结构 | 第59-61页 |
·驱动程序结构 | 第61-63页 |
·驱动程序对象 | 第63-64页 |
·设备对象 | 第64-66页 |
·驱动程序开发 | 第66页 |
·本系统的驱动程序 | 第66-85页 |
·SOURCES文件 | 第67-68页 |
·MAKEFILE文件 | 第68-69页 |
·OSR-PCI.H文件 | 第69-70页 |
·OSR-IOCTL.H文件 | 第70-71页 |
·PCI_SAMPLE.C文件 | 第71-72页 |
·PNP.C文件 | 第72-76页 |
·READ_WRITE.C文件 | 第76-77页 |
·ISR_DPC.C文件 | 第77-80页 |
·MISC.C文件 | 第80-83页 |
·CANCEL.C文件 | 第83页 |
·CREATE_CLOSE.C文件 | 第83页 |
·WIN2000.INF文件 | 第83-85页 |
·驱动程序编写经验 | 第85-86页 |
·本章小结 | 第86-87页 |
结论 | 第87-88页 |
参考文献 | 第88-92页 |
攻读硕士学位期间发表的论文和取得的科研成果 | 第92-93页 |
致谢 | 第93页 |