分数分频数字锁相频率合成器的研究
| 序言 | 第1-14页 |
| 第一章 锁相环路基本原理 | 第14-22页 |
| 1．1 环路组成 | 第14-19页 |
| 1．2 基本方程和相位模型 | 第19-20页 |
| 1．3 锁定与跟踪的概念 | 第20-22页 |
| 第二章 环路线性性能分析 | 第22-34页 |
| 2．1 线性化概念 | 第22-23页 |
| 2．2 环路传递函数 | 第23-31页 |
| 2．3 环路的稳定性 | 第31-34页 |
| 第三章 环路噪声性能分析 | 第34-42页 |
| 3．1 锁相环对输入白高斯噪声的线性过滤 | 第34-37页 |
| 3．2 锁相环对压控振荡器相位噪声的线性过滤 | 第37-39页 |
| 3．3 锁相环对各类噪声与干扰的线性过滤 | 第39-42页 |
| 第四章 频率合成技术 | 第42-55页 |
| 4．1 概述 | 第42-45页 |
| 4．2 变模分频锁相频率合成器 | 第45-46页 |
| 4．3 多环频率合成器 | 第46-48页 |
| 4．4 分数分频锁相频率合成器 | 第48-55页 |
| 第五章 分数分频数字锁相频率合成器的设计 | 第55-72页 |
| 5．1 系统设计 | 第55-60页 |
| 5．2 锁相环路的设计 | 第60-68页 |
| 5．3 实验结果及分析 | 第68-72页 |
| 第六章 总结 | 第72-74页 |
| 6．1 所做的工作 | 第72页 |
| 6．2 本文的新见解 | 第72-73页 |
| 6．3 结束语 | 第73-74页 |
| 参考文献 | 第74-75页 |
