| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 1 绪论 | 第8-13页 |
| ·研究背景和发展前景 | 第8-9页 |
| ·研究背景 | 第8页 |
| ·发展前景 | 第8-9页 |
| ·噪声雷达介绍 | 第9-12页 |
| ·几种典型的噪声雷达 | 第10-12页 |
| ·论文的主要工作 | 第12-13页 |
| 2 噪声调频雷达的理论基础 | 第13-27页 |
| ·噪声调频雷达原理 | 第13-14页 |
| ·噪声调频雷达的理论推导 | 第14-19页 |
| ·混频器输出信号各态历经性证明 | 第19-26页 |
| ·本章小结 | 第26-27页 |
| 3 FPGA开发软硬件环境 | 第27-33页 |
| ·FPGA综述 | 第27-28页 |
| ·FPGA的发展 | 第27页 |
| ·FPGA的资源特点 | 第27-28页 |
| ·VHDL语言 | 第28-29页 |
| ·QUARTUS Ⅱ | 第29页 |
| ·EDA设计流程 | 第29-31页 |
| ·CYCLONE Ⅱ芯片简介 | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 4 信号处理系统的FPGA设计与实现 | 第33-58页 |
| ·数字系统设计层次与方法 | 第33-35页 |
| ·数字系统设计的层次 | 第33页 |
| ·数字系统设计的方法 | 第33页 |
| ·噪声调频雷达信号处理系统设计及主要参数选择 | 第33-35页 |
| ·数字滤波器的设计与实现 | 第35-42页 |
| ·数字滤波器基础 | 第35-39页 |
| ·FIR滤波器与IIR滤波器 | 第35-37页 |
| ·FIR滤波器的结构 | 第37-38页 |
| ·FIr滤波器的设计方法 | 第38页 |
| ·滤波器设计中有限字长和量化误差 | 第38-39页 |
| ·IP技术简介 | 第39-40页 |
| ·FIR滤波器实现 | 第40-42页 |
| ·FIR参数确定 | 第40-42页 |
| ·系数量化 | 第42页 |
| ·对数放大器模块的设计与实现 | 第42-49页 |
| ·数字系统实现对数运算的算法研究 | 第42-44页 |
| ·并行先导“1”检测电路PLOD(parallel leading one detector) | 第43页 |
| ·改进的6-域误差校正算法 | 第43-44页 |
| ·对数放大器实现 | 第44-49页 |
| ·PLOD电路实现 | 第45-46页 |
| ·6-域误差校正算法实现 | 第46-47页 |
| ·对数放大器的实现与仿真 | 第47-49页 |
| ·功率检波模块的设计与实现 | 第49-56页 |
| ·经典功率谱估计理论 | 第49-51页 |
| ·BT法 | 第49-50页 |
| ·周期图法 | 第50页 |
| ·两种经典谱估计之间的关系 | 第50-51页 |
| ·功率检波模块实现 | 第51-56页 |
| ·功率检波模块实现方案 | 第51-52页 |
| ·功率谱密度子模块实现 | 第52-55页 |
| ·功率检测子模块实现 | 第55-56页 |
| ·本章小结 | 第56-58页 |
| 5 噪声调频雷达信号处理系统的仿真验证 | 第58-72页 |
| ·MATLAB环境下的系统仿真验证 | 第58-63页 |
| ·探测静止目标的系统性能 | 第58-60页 |
| ·探测运动目标的系统性能 | 第60-62页 |
| ·目标的雷达截面积大小对系统性能影响 | 第62-63页 |
| ·FPGA海量数据导入技术 | 第63-64页 |
| ·FPGA环境下的系统仿真验证 | 第64-71页 |
| ·探测静止目标的系统性能 | 第65-68页 |
| ·探测运动目标的系统性能 | 第68-69页 |
| ·目标的雷达截面积大小对系统性能影响 | 第69-71页 |
| ·本章小结 | 第71-72页 |
| 6 结束语 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 附录 | 第76-80页 |