| 内容提要 | 第1-8页 |
| 第1章 绪论 | 第8-12页 |
| ·芯片数据吞吐量不断增大，芯片与芯片之间的数据传输成为瓶颈 | 第8页 |
| ·新兴的技术和工业界趋势 | 第8-10页 |
| ·PCB技术的主要驱动者和I/O标准 | 第8-9页 |
| ·存储器和处理器的连接 | 第9页 |
| ·芯片外终端变为芯片上终端 | 第9-10页 |
| ·多路并行传输数据与高传输速率的串行总线接口构架的特点 | 第10-11页 |
| ·本文的研究背景及意义 | 第11-12页 |
| 第2章 高速数据传输的基本原理 | 第12-22页 |
| ·高速数据传输接口的概念 | 第12-14页 |
| ·数据传输中的上升沿及knee Frequency | 第12页 |
| ·集总和分布式系统的研究 | 第12-13页 |
| ·高速数据传输中的无源器件 | 第13-14页 |
| ·高速数据传输的电磁兼容 | 第14-18页 |
| ·高速数据传输的传输线 | 第14-15页 |
| ·几种高速数据传输中的电磁感应现象 | 第15-16页 |
| ·高速数据传输中的反射 | 第16-18页 |
| ·高速数据传输的阻抗匹配 | 第18-20页 |
| ·高速数据传输中的源端匹配电阻 | 第18-19页 |
| ·高速数据传输的远端匹配 | 第19页 |
| ·高速数据传输的双端匹配 | 第19-20页 |
| ·高速数据传输中的几种传输线模型 | 第20-22页 |
| ·Microstrip和stripline传输线 | 第20-21页 |
| ·Microstrip的Hspice模型 | 第21-22页 |
| 第3章 FPGA的设计 | 第22-33页 |
| ·FPGA开发平台 | 第22-23页 |
| ·FPGA的设计方法 | 第23-26页 |
| ·VHDL语言 | 第26-28页 |
| ·采用可编程逻辑器件制造专用通信芯片的必要性 | 第28-33页 |
| 第4章 高速数据串行传输总线物理层的设计 | 第33-43页 |
| ·RocketI/O的特性 | 第33-34页 |
| ·RocketI/O的设计要素 | 第34-40页 |
| ·参考时钟 | 第34-36页 |
| ·复位 | 第36页 |
| ·8b/10b 线路编码 | 第36-37页 |
| ·通道绑定 | 第37-38页 |
| ·PCB布线 | 第38-40页 |
| ·高速数据串行传输的物理架构 | 第40页 |
| ·高速数据串行传输物理层设计的仿真 | 第40-43页 |
| ·采用SPICE模型进行仿真 | 第40-41页 |
| ·应用modelsim进行逻辑仿真 | 第41-43页 |
| 第5章 航天数字相机数据整合架构的设计 | 第43-48页 |
| ·数据整合架构介绍 | 第43-44页 |
| ·航天数字相机数据整合架构 | 第44-45页 |
| ·航天数字相机数据整合闭环自收发理论 | 第45页 |
| ·航天数字相机数据整合闭环自收发仿真结果 | 第45-46页 |
| ·航天数字相机数据整合闭环自收发试验结果 | 第46-48页 |
| 第6章 总结 | 第48-49页 |
| 参考文献 | 第49-51页 |
| 攻读学位期间发表的学术论文及取得的科研成果 | 第51-52页 |
| 摘要 | 第52-55页 |
| Abstract | 第55-59页 |
| 致谢 | 第59页 |
