基于FPGA的软硬件协同仿真平台的设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-15页 |
| ·课题背景 | 第8-9页 |
| ·软硬件协同设计与仿真 | 第9-10页 |
| ·国内外研究现状 | 第10-12页 |
| ·现场可编程门阵列FPGA | 第12-13页 |
| ·本文的研究内容与组织结构 | 第13-15页 |
| 第2章 软硬件协同仿真的设计方案 | 第15-25页 |
| ·引言 | 第15-16页 |
| ·片上多核体系结构 | 第16-17页 |
| ·传统的SoC 设计与仿真 | 第17-18页 |
| ·软硬件协同仿真的硬件加速 | 第18-24页 |
| ·硬件加速仿真技术简介 | 第20页 |
| ·现有商用硬件加速仿真系统 | 第20-21页 |
| ·硬件加速仿真系统的原理与结构 | 第21-23页 |
| ·硬件加速仿真技术的流程 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第3章 软硬件协同仿真平台硬件的设计实现 | 第25-43页 |
| ·仿真平台的总体结构设计 | 第25-26页 |
| ·以太网接口模块设计 | 第26-33页 |
| ·概述 | 第26-27页 |
| ·MII 管理模块 | 第27-28页 |
| ·接收模块 | 第28-30页 |
| ·发送模块 | 第30-31页 |
| ·控制模块 | 第31-32页 |
| ·状态模块 | 第32-33页 |
| ·寄存器模块 | 第33页 |
| ·Wishbone 总线模块的设计 | 第33-35页 |
| ·数据接收过程 | 第34页 |
| ·数据发送过程 | 第34-35页 |
| ·协同仿真控制模块的设计 | 第35-41页 |
| ·概述 | 第35页 |
| ·数据分析模块设计 | 第35-36页 |
| ·发送激励模块设计 | 第36-37页 |
| ·配置寄存器模块设计 | 第37-38页 |
| ·接收响应模块设计 | 第38-39页 |
| ·时钟管理模块 | 第39-41页 |
| ·待测模块DUT | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 第4章 仿真平台验证与测试 | 第43-47页 |
| ·硬件仿真平台 | 第43-44页 |
| ·系统调试 | 第44-45页 |
| ·仿真平台验证 | 第45-46页 |
| ·功能正确性验证 | 第45-46页 |
| ·仿真速度的测定与分析 | 第46页 |
| ·本章小结 | 第46-47页 |
| 结论 | 第47-48页 |
| 参考文献 | 第48-53页 |
| 致谢 | 第53页 |
