| 摘要 | 第7-8页 |
| Abstract | 第8-9页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 课题研究背景与意义 | 第10-11页 |
| 1.2 调制识别技术的研究现状 | 第11页 |
| 1.3 调制信号识别方案设计 | 第11-13页 |
| 1.4 论文主要内容与工作安排 | 第13-15页 |
| 第二章 通信信号的调制原理 | 第15-20页 |
| 2.1 数字信号调制的基本原理 | 第15-17页 |
| 2.1.1 振幅键控调制(MASK) | 第15-16页 |
| 2.1.2 正交幅度调制(MQAM) | 第16-17页 |
| 2.2 信号的频谱特征分析 | 第17页 |
| 2.3 信噪比对识别的影响研究 | 第17-19页 |
| 2.3.1 高斯白噪声模型 | 第18页 |
| 2.3.2 噪声对调制信号的影响 | 第18-19页 |
| 2.4 本章小结 | 第19-20页 |
| 第三章 基于高阶累积量的调制识别算法 | 第20-31页 |
| 3.1 高阶矩和高阶累积量 | 第20页 |
| 3.2 高阶累积量运算对高斯噪声信号的抑制特性 | 第20-21页 |
| 3.3 高阶累积量对信号特征提取可行性估算 | 第21-24页 |
| 3.4 基于高阶累积量的分类器设计与分析 | 第24-30页 |
| 3.4.1 基于高阶累积量的分类器设计 | 第25-30页 |
| 3.4.2 软件仿真结果 | 第30页 |
| 3.5 本章小结 | 第30-31页 |
| 第四章 基于瞬时特征值的调制识别算法 | 第31-39页 |
| 4.1 瞬时特征值提取的理论分析 | 第31-37页 |
| 4.1.1 希尔伯特变换(Hilbert transform) | 第31-32页 |
| 4.1.2 信号瞬时序列 | 第32-34页 |
| 4.1.3 信号瞬时特征统计量 | 第34-37页 |
| 4.2 基于瞬时特征的分类器设计 | 第37-39页 |
| 第五章 系统硬件实现平台设计 | 第39-55页 |
| 5.1 系统硬件总体方案设计 | 第39-40页 |
| 5.2 FPGA选型及数据处理模块设计 | 第40-41页 |
| 5.3 高速ADC与DAC设计 | 第41-44页 |
| 5.3.1 ADC模块设计 | 第41-43页 |
| 5.3.2 DAC模块设计 | 第43-44页 |
| 5.4 时钟设计 | 第44-46页 |
| 5.5 模拟电路设计 | 第46-50页 |
| 5.5.1 射频本振模块 | 第46-48页 |
| 5.5.2 低通滤波器 | 第48-49页 |
| 5.5.3 增益放大器模块 | 第49-50页 |
| 5.6 系统测试结果 | 第50-54页 |
| 5.6.1 发射端调制信号 | 第50-51页 |
| 5.6.2 接收端测试结果 | 第51-52页 |
| 5.6.3 PC端调制信号识别结果 | 第52-54页 |
| 5.7 本章小结 | 第54-55页 |
| 第六章 FPGA片上算法分析 | 第55-75页 |
| 6.1 FPGA片上算法整体设计 | 第55-57页 |
| 6.2 调制信号源生成模块 | 第57-59页 |
| 6.3 接收端识别特征提取算法分析 | 第59-70页 |
| 6.3.1 正交解调法 | 第60-63页 |
| 6.3.2 幅度特性提取 | 第63-65页 |
| 6.3.3 幅度频率联合特性提取 | 第65-67页 |
| 6.3.4 相对相位特征提取 | 第67-70页 |
| 6.4 调制信号识别 | 第70-73页 |
| 6.4.1 2ASK、4ASK与16QAM调制信号的识别 | 第70页 |
| 6.4.2 2FSK与4FSK调制信号的识别 | 第70-71页 |
| 6.4.3 BPSK与QPSK调制信号的识别 | 第71-72页 |
| 6.4.4 调制信号自动识别的流程 | 第72-73页 |
| 6.5 信号识别系统的数据传输 | 第73-75页 |
| 第七章 总结与展望 | 第75-77页 |
| 7.1 本文总结 | 第75-76页 |
| 7.2 下一步展望 | 第76-77页 |
| 参考文献 | 第77-80页 |
| 在学期间的研究成果 | 第80-81页 |
| 致谢 | 第81页 |