1Mb MRAM架构和关键电路的研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第10-11页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-20页 |
| 1.1 课题背景及意义 | 第14-15页 |
| 1.2 新型存储器的发展现状 | 第15-17页 |
| 1.3 国内外的研究现状 | 第17-18页 |
| 1.4 本文的内容和结构 | 第18-20页 |
| 第二章 磁存储器中的存储单元和存储器架构 | 第20-32页 |
| 2.1 自旋电子器件 | 第20-21页 |
| 2.2 压控磁各项异性磁通道结存储器件 | 第21-23页 |
| 2.3 VCMA-MTJ存储单元 | 第23-25页 |
| 2.4 IMb存储电路的基本架构 | 第25-31页 |
| 2.4.1 1Mb电路的端口和架构 | 第25-28页 |
| 2.4.2 64Kb电路的架构和基本时序 | 第28-31页 |
| 2.5 本章小结 | 第31-32页 |
| 第三章 MRAM的读写电路 | 第32-52页 |
| 3.1 写入过程及写入电路的设计 | 第32-38页 |
| 3.1.1 带有预读取过程的写入过程 | 第32-33页 |
| 3.1.2 带有预读取过程的写入过程 | 第33-36页 |
| 3.1.3 写入过程的仿真 | 第36-38页 |
| 3.2 地址选择输入的逻辑努力 | 第38-46页 |
| 3.2.1 逻辑努力 | 第39-42页 |
| 3.2.2 译码电路的优化 | 第42-46页 |
| 3.3 可编程的位线复位技术 | 第46-50页 |
| 3.4 本章小结 | 第50-52页 |
| 第四章 灵敏放大器的优化 | 第52-64页 |
| 4.1 传统的灵敏放大器 | 第52-53页 |
| 4.1.1 电流镜灵敏放大器 | 第52-53页 |
| 4.1.2 交叉耦合型灵敏放大器 | 第53页 |
| 4.2 锁存型灵敏放大器 | 第53-56页 |
| 4.3 双尾灵敏放大器 | 第56-63页 |
| 4.3.0 传统双尾灵敏放大器 | 第56-57页 |
| 4.3.1 改进的双尾灵敏放大器 | 第57-61页 |
| 4.3.2 双尾灵敏放大器进行仿真 | 第61-63页 |
| 4.4 本章小结 | 第63-64页 |
| 第五章 应用于测试的冗余结构 | 第64-76页 |
| 5.1 写入脉冲宽度的控制 | 第64-67页 |
| 5.1.1 通过外加电压的大小控制脉冲宽度 | 第64-66页 |
| 5.1.2 通过外部编程的方式来调控脉冲宽度 | 第66-67页 |
| 5.2 不同输入输出端口对电路性能的影响 | 第67-74页 |
| 5.2.2 写入时不同线路输入的实现 | 第68-70页 |
| 5.2.3 读出时不同线路输出的实现 | 第70-74页 |
| 5.3 本章小结 | 第74-76页 |
| 第六章 仿真 | 第76-82页 |
| 6.1 外部信号说明 | 第76-77页 |
| 6.2 电路整体仿真 | 第77-78页 |
| 6.3 电路工作频率分析 | 第78-80页 |
| 6.4 本章小结 | 第80-82页 |
| 第七章 总结与展望 | 第82-84页 |
| 7.1 全文总结 | 第82页 |
| 7.2 展望 | 第82-84页 |
| 参考文献 | 第84-88页 |
| 致谢 | 第88-90页 |
| 作考简介 | 第90页 |
