| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 1 引言 | 第9-17页 |
| 1.1 研究背景 | 第9-11页 |
| 1.2 国内外研究现状 | 第11-13页 |
| 1.3 本文主要研究内容 | 第13-15页 |
| 1.4 本文组织结构 | 第15-17页 |
| 2 集成FPGA加速器的YARN平台扩展 | 第17-35页 |
| 2.1 YARN平台 | 第17-22页 |
| 2.2 YARN平台扩展 | 第22-25页 |
| 2.3 FPGAMapReduce计算框架扩展 | 第25-27页 |
| 2.4 加速设备驱动设计与实现 | 第27-29页 |
| 2.5 基于FPGAMapReduce框架的K-Means算法设计 | 第29-32页 |
| 2.6 实验结果与分析 | 第32-33页 |
| 2.7 本章小结 | 第33-35页 |
| 3 YARN异构集群管理方法 | 第35-52页 |
| 3.1 原型系统在节点异构场景下的问题 | 第35-36页 |
| 3.2 YARN异构集群的目标系统 | 第36-37页 |
| 3.3 YARN异构集群的总体解决方案 | 第37-43页 |
| 3.4 YARN异构集群的详细解决方案 | 第43-51页 |
| 3.5 本章小结 | 第51-52页 |
| 4 实验分析 | 第52-61页 |
| 4.1 实验设计 | 第52-53页 |
| 4.2 实验设置 | 第53-55页 |
| 4.3 实验结果分析 | 第55-60页 |
| 4.4 实验小结 | 第60-61页 |
| 5 总结与展望 | 第61-63页 |
| 5.1 总结 | 第61-62页 |
| 5.2 工作展望 | 第62-63页 |
| 致谢 | 第63-66页 |
| 参考文献 | 第66-73页 |
| 附录1 攻读硕士学位期间申请的国家发明专利 | 第73页 |
| 附录2 攻读硕士学位期间参与的科研项目 | 第73页 |