| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·纠错码的产生背景和意义 | 第7-8页 |
| ·纠错码的发展和研究概况 | 第8-11页 |
| ·纠错码的发展历史 | 第8-9页 |
| ·级联码的研究应用概况 | 第9-11页 |
| ·本文主要内容 | 第11-13页 |
| 第二章 可配置RS 译码器的设计 | 第13-35页 |
| ·RS 码的定义 | 第13-14页 |
| ·RS 编码及其实现 | 第14-17页 |
| ·RS 译码及其实现 | 第17-27页 |
| ·伴随式S 计算模块 | 第18-20页 |
| ·错误位置多项式计算模块 | 第20-22页 |
| ·钱搜索模块 | 第22-24页 |
| ·错误样值计算模块 | 第24-26页 |
| ·纠错模块 | 第26-27页 |
| ·截短RS 译码 | 第27-30页 |
| ·RS（204,188）的译码设计 | 第27-29页 |
| ·迭代和错误样值的硬件计算上的处理 | 第29页 |
| ·FPGA 译码资源和数据吞吐量 | 第29-30页 |
| ·可配置RS 编译码器的实现 | 第30-35页 |
| 第三章 802.16e 中Turbo 码的编译方法 | 第35-45页 |
| ·Turbo 码的编码结构 | 第35-36页 |
| ·802.16e 中的Turbo 编码 | 第36-40页 |
| ·块Turbo 码方案 | 第36页 |
| ·卷积Turbo 码方案 | 第36-40页 |
| ·Turbo 译码器结构及其算法 | 第40-45页 |
| ·Turbo 译码器结构 | 第40-41页 |
| ·Log_MAP 算法和Max_Log_MAP 算法 | 第41-44页 |
| ·增强型算法 | 第44-45页 |
| 第四章 CTC 仿真及结果分析 | 第45-51页 |
| ·CTC 编译码的计算机仿真设计 | 第45-46页 |
| ·四种算法的比较 | 第46-48页 |
| ·交织深度对性能的影响 | 第48页 |
| ·迭代次数对译码性能的影响 | 第48-49页 |
| ·删余对CTC 的影响 | 第49-50页 |
| ·本章小结 | 第50-51页 |
| 第五章 分块并行译码及其改进 | 第51-57页 |
| ·分块译码原理 | 第51-52页 |
| ·分块译码的步骤 | 第52-53页 |
| ·分块译码的性能 | 第53-54页 |
| ·分块、不分块比较 | 第53-54页 |
| ·重叠长度的性能影响 | 第54页 |
| ·分块译码的改进及其性能 | 第54-57页 |
| ·分块译码的改进 | 第54-56页 |
| ·改进分块译码的性能 | 第56-57页 |
| 第六章 总结与展望 | 第57-59页 |
| 致谢 | 第59-61页 |
| 参考文献 | 第61-65页 |
| 研究成果 | 第65-66页 |