| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 目录 | 第8-10页 |
| 插图索引 | 第10-11页 |
| 附表索引 | 第11-12页 |
| 第1章 绪论 | 第12-23页 |
| 1.1 研究背景及意义 | 第12-14页 |
| 1.2 国内外研究现状及发展趋势 | 第14-20页 |
| 1.2.1 硬件防伪控制的研究现状 | 第14-17页 |
| 1.2.2 硬件水印研究现状 | 第17-19页 |
| 1.2.3 发展趋势 | 第19-20页 |
| 1.3 存在的问题与难点 | 第20-21页 |
| 1.4 论文研究内容 | 第21页 |
| 1.5 本文组织结构 | 第21-23页 |
| 第2章 硬件防伪控制方案与硬件水印相关研究综述 | 第23-37页 |
| 2.1 被动防伪控制方案 | 第23-24页 |
| 2.2 主动硬件防伪控制技术 | 第24-29页 |
| 2.2.1 内部防伪控制 | 第26-27页 |
| 2.2.2 外部防伪控制 | 第27-29页 |
| 2.3 FPGA 水印技术的可验证性 | 第29页 |
| 2.4 物理不可克隆函数 | 第29-33页 |
| 2.5 有限状态机 FSM | 第33-36页 |
| 2.5.1 有限状态机的定义 | 第33页 |
| 2.5.2 状态转移图 | 第33-34页 |
| 2.5.3 非确定型有限状态机 | 第34-35页 |
| 2.5.4 有输出的有限状态机 | 第35-36页 |
| 2.6 本章小结 | 第36-37页 |
| 第3章 基于 FSM 的层次型主动硬件防伪方案 | 第37-52页 |
| 3.1 基于复制型 FSM 的主动硬件防伪方案 | 第37-39页 |
| 3.1.1 复制型 FSM 主动防伪控制结构原理 | 第37-38页 |
| 3.1.2 复制型 FSM 主动防伪控制的特点与不足 | 第38-39页 |
| 3.2 基于层次型外加 FSM 的主动硬件防伪结构 | 第39-42页 |
| 3.2.1 层次型外加 FSM 防伪控制方案流程 | 第39-40页 |
| 3.2.2 层次型外加 FSM 结构极其实现细节 | 第40-41页 |
| 3.2.3 层次型 FSM 防伪控制方案解锁流程 | 第41-42页 |
| 3.3 层次型 FSM 方案抗攻击分析 | 第42-43页 |
| 3.4 层次型方案抗穷举性安全等级分析与对比 | 第43-46页 |
| 3.5 实验设计与结果 | 第46-51页 |
| 3.5.1 基于 Berkeley SIS 工具的实验设计 | 第46页 |
| 3.5.2 实验结果及分析 | 第46-51页 |
| 3.6 本章小结 | 第51-52页 |
| 第4章 基于查找表内容提取的高效 IP 核水印验证 | 第52-59页 |
| 4.1 Virtex-II FPGA 的 CLB 结构与比特流中 CLB 帧结构 | 第52-54页 |
| 4.2 基于查找表内容提取的原理 | 第54-56页 |
| 4.3 基于查找表内容提取的水印验证算法流程 | 第56-57页 |
| 4.4 实验结果及分析 | 第57-58页 |
| 4.5 本章小结 | 第58-59页 |
| 总结 | 第59-61页 |
| 参考文献 | 第61-68页 |
| 致谢 | 第68-69页 |
| 附录A 攻读学位期间发表的学术论文 | 第69页 |
