| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-17页 |
| 1.1 研究背景和意义 | 第10-12页 |
| 1.2 可重构技术的研究现状与展望 | 第12-14页 |
| 1.2.1 国外研究现状与应用 | 第12-14页 |
| 1.2.2 国内研究现状与应用 | 第14页 |
| 1.3 相关研究和主要工作 | 第14-15页 |
| 1.3.1 相关研究 | 第14-15页 |
| 1.3.2 课题的主要研究内容 | 第15页 |
| 1.4 论文结构 | 第15-17页 |
| 第2章 可重构系统相关技术概述 | 第17-27页 |
| 2.1 可重构计算概念 | 第17页 |
| 2.2 可重构系统的特点 | 第17-18页 |
| 2.3 基于 FPGA 的可重构系统的分类 | 第18-20页 |
| 2.3.1 FPGA 器件的结构 | 第18-19页 |
| 2.3.2 可重构系统的划分方式 | 第19-20页 |
| 2.4 基于 FPGA 的可重构系统结构分析 | 第20-23页 |
| 2.4.1 可重构系统中微处理器 MPU 和 FPGA | 第20-21页 |
| 2.4.2 单片 FPGA 上的 SOPC | 第21-23页 |
| 2.5 动态可重构技术 | 第23-26页 |
| 2.5.1 动态可重构技术的核心 | 第23-24页 |
| 2.5.2 硬件平台有动态可重构功能 | 第24-25页 |
| 2.5.3 动态可重构技术在 FPGA 中的原理 | 第25-26页 |
| 2.6 本章小结 | 第26-27页 |
| 第3章 硬件任务调度器的研究与设计 | 第27-47页 |
| 3.1 引言 | 第27页 |
| 3.2 动态可重构系统建模 | 第27-30页 |
| 3.2.1 硬件结构模型 | 第27-29页 |
| 3.2.2 任务模型 | 第29-30页 |
| 3.3 硬件调度器的算法流程 | 第30-41页 |
| 3.3.1 设计时间阶段 | 第31-36页 |
| 3.3.2 运行时间阶段 | 第36-41页 |
| 3.4 硬件调度器各模块功能 | 第41-45页 |
| 3.4.1 模拟平台的软硬环境 | 第41-42页 |
| 3.4.2 重构队列与任务图表 | 第42-43页 |
| 3.4.3 替换模块 | 第43-44页 |
| 3.4.4 控制单元和事件管理 | 第44-45页 |
| 3.5 本章小结 | 第45-47页 |
| 第4章 仿真实验及结果分析 | 第47-53页 |
| 4.1 对大容量数据表的仿真实验 | 第47-48页 |
| 4.2 对多媒体任务的仿真测试 | 第48-52页 |
| 4.2.1 实验环境和数据 | 第48页 |
| 4.2.2 实验结果与分析 | 第48-52页 |
| 4.3 本章小结 | 第52-53页 |
| 结论 | 第53-54页 |
| 参考文献 | 第54-58页 |
| 攻读硕士学位期间发表的学术论文 | 第58-59页 |
| 致谢 | 第59页 |