可重构数字接收机的研究与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究背景和意义 | 第10页 |
| 1.2 可重构技术与可重构数字接收机 | 第10-12页 |
| 1.3 FPGA的产品现状 | 第12页 |
| 1.4 ADC的产品现状 | 第12页 |
| 1.5 课题研究的主要工作及本文的内容安排 | 第12-14页 |
| 第二章 可重构数字接收机基本理论 | 第14-29页 |
| 2.1 经典可重构数字接收机 | 第14页 |
| 2.2 采样定理 | 第14-16页 |
| 2.3 下变频理论 | 第16-17页 |
| 2.3.1 带通采样下变频 | 第16-17页 |
| 2.3.2 数字下变频 | 第17页 |
| 2.4 数控振荡器相关理论 | 第17-21页 |
| 2.4.1 查表法 | 第18页 |
| 2.4.2 CORDIC算法 | 第18-21页 |
| 2.4.2.1 CORDIC基本原理 | 第19-20页 |
| 2.4.2.2 CORDIC的工作模式 | 第20-21页 |
| 2.5 多速率信号处理 | 第21-24页 |
| 2.5.1 整数倍抽取 | 第22-23页 |
| 2.5.2 整数倍内插 | 第23-24页 |
| 2.6 常用数字滤波器 | 第24-27页 |
| 2.6.1 积分梳状滤波器 | 第24-26页 |
| 2.6.2 半带滤波器 | 第26-27页 |
| 2.7 信号的多项分解 | 第27-28页 |
| 2.8 本章小结 | 第28-29页 |
| 第三章 可重构数字接收机方案分析 | 第29-41页 |
| 3.1 可重构数字接收机方案 | 第29-30页 |
| 3.2 接收机系统的信噪比 | 第30-33页 |
| 3.3 接收机系统的信噪比对比 | 第33-35页 |
| 3.4 抖动建模与去抖动方法分析 | 第35-37页 |
| 3.5 去抖动电路的设计与仿真 | 第37-40页 |
| 3.6 本章小结 | 第40-41页 |
| 第四章 可重构数字接收机方案仿真 | 第41-58页 |
| 4.1 CORDIC下变频模块设计 | 第42-44页 |
| 4.2 积分梳状滤波器设计 | 第44-46页 |
| 4.3 补偿滤波器设计 | 第46-50页 |
| 4.4 半带滤波器设计 | 第50-52页 |
| 4.5 系统器件选择 | 第52-57页 |
| 4.5.1 ADC芯片选型 | 第52-54页 |
| 4.5.2 FPGA选型 | 第54-56页 |
| 4.5.3 时钟芯片的选型 | 第56页 |
| 4.5.4 电源选型 | 第56-57页 |
| 4.6 本章小结 | 第57-58页 |
| 第五章 接收机系统硬件仿真与测试 | 第58-68页 |
| 5.1 ADC采样输出与数据分路 | 第59-60页 |
| 5.2 CORDIC数字下变频模块 | 第60-62页 |
| 5.3 抖动校正模块 | 第62-64页 |
| 5.4 CIC滤波抽取模块 | 第64-65页 |
| 5.5 HB滤波抽取模块 | 第65-66页 |
| 5.6 硬件平台 | 第66-67页 |
| 5.7 本章小结 | 第67-68页 |
| 第六章 全文总结及展望 | 第68-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-73页 |
| 攻硕期间取得的研究成果 | 第73-74页 |
