| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 研究背景及意义 | 第9-10页 |
| 1.2 天线近场测量系统国内外研究现状 | 第10-11页 |
| 1.3 主要研究内容及章节安排 | 第11-13页 |
| 第二章 系统原理与总体方案设计 | 第13-20页 |
| 2.1 双通道天线测量系统基本流程 | 第13-14页 |
| 2.2 全数字中频信号处理方案设计 | 第14-18页 |
| 2.2.1 现代软件无线电中频处理 | 第14-15页 |
| 2.2.2 传统中频信号处理方案 | 第15-17页 |
| 2.2.3 基于全相位算法的中频信号处理方案 | 第17-18页 |
| 2.3 系统控制模块总体方案 | 第18-19页 |
| 2.3.1 初始化配置 | 第18页 |
| 2.3.2 多种扫频模式 | 第18-19页 |
| 2.3.3 数据传输模式 | 第19页 |
| 2.4 本章小结 | 第19-20页 |
| 第三章 全相位算法的基本原理及仿真结果 | 第20-34页 |
| 3.1 全相位数据预处理结构 | 第20-26页 |
| 3.1.1 三种全相位数据预处理结构 | 第20-23页 |
| 3.1.2 确定信号的全相位数据预处理 | 第23-26页 |
| 3.2 全相位FFT频谱分析原理 | 第26-29页 |
| 3.2.1 全相位FFT谱分析的系统结构 | 第26-27页 |
| 3.2.2 传统FFT谱分析与全相位FFT谱分析的对比 | 第27-29页 |
| 3.3 脉冲调制信号的全相位FFT谱分析 | 第29-32页 |
| 3.4 传统FFT与全相位FFT仿真实验对比 | 第32-33页 |
| 3.5 本章小结 | 第33-34页 |
| 第四章 全相位算法中频信号处理与数据存储逻辑设计 | 第34-59页 |
| 4.1 基于全相位的IQ正交解调算法总体结构 | 第34页 |
| 4.2 高速采样数据接收模块逻辑设计 | 第34-36页 |
| 4.3 DDC模块逻辑设计 | 第36-39页 |
| 4.3.1 下变频模块逻辑设计 | 第36-37页 |
| 4.3.2 多速率抽取模块逻辑设计 | 第37-39页 |
| 4.4 分辨率带宽滤波器逻辑设计 | 第39-41页 |
| 4.5 全相位数据预处理逻辑设计 | 第41-45页 |
| 4.5.1 数据同步模块 | 第41-45页 |
| 4.5.2 数据计算模块 | 第45页 |
| 4.6 幅相提取逻辑设计 | 第45-51页 |
| 4.6.1 FFT处理模块 | 第45-48页 |
| 4.6.2 峰值检测模块 | 第48-49页 |
| 4.6.3 基于CORDIC的幅相提取模块 | 第49-51页 |
| 4.7 基于DDR3 SDRAM的大容量存储设计 | 第51-58页 |
| 4.7.1 DDR3控制接口模块 | 第51-53页 |
| 4.7.2 DDR3控制命令及其读写时序 | 第53-54页 |
| 4.7.3 主控状态机模块设计 | 第54-58页 |
| 4.8 本章小结 | 第58-59页 |
| 第五章 系统控制模块逻辑设计 | 第59-71页 |
| 5.1 系统同步测量 | 第59-60页 |
| 5.2 控制模块总体框架 | 第60页 |
| 5.3 命令解析模块逻辑设计 | 第60-66页 |
| 5.4 仲裁中心逻辑设计 | 第66-70页 |
| 5.4.1 多种扫频模式的设置 | 第66-67页 |
| 5.4.2 仲裁控制状态机逻辑设计 | 第67-70页 |
| 5.5 本章小结 | 第70-71页 |
| 第六章 测试结果与分析 | 第71-77页 |
| 6.1 全相位算法模块测试 | 第71-72页 |
| 6.2 命令解析模块测试 | 第72-73页 |
| 6.3 多种扫频模式测试 | 第73-75页 |
| 6.4 数据缓存模式测试 | 第75-77页 |
| 第七章 总结与展望 | 第77-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-81页 |
| 附录 | 第81-82页 |