| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-18页 |
| 1.1 论文研究背景及意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-16页 |
| 1.2.1 面向空间应用的多核处理器 | 第10-14页 |
| 1.2.2 面向移动机器人的多核处理器 | 第14-16页 |
| 1.3 本文研究的主要内容 | 第16-18页 |
| 第二章 FPGA异构多核并行处理系统体系结构研究与设计 | 第18-27页 |
| 2.1 引言 | 第18页 |
| 2.2 多核体系结构研究 | 第18-20页 |
| 2.2.1 单核和多核 | 第18-19页 |
| 2.2.2 异构多核体系结构研究 | 第19-20页 |
| 2.3 FPGA多核系统处理核分类 | 第20-22页 |
| 2.4 FPGA异构多核并行处理系统体系架构研究 | 第22-24页 |
| 2.5 FPGA异构多核系统核间通讯架构研究与设计 | 第24-26页 |
| 2.6 本章小结 | 第26-27页 |
| 第三章 FPGA多核系统核间互联技术研究及实现 | 第27-51页 |
| 3.1 引言 | 第27页 |
| 3.2 多核系统核间互联技术概述 | 第27-31页 |
| 3.2.1 片上总线(OCB)技术 | 第27-29页 |
| 3.2.2 片上网络技术 | 第29-31页 |
| 3.3 FPGA片上多核系统核间互联网络总体结构设计 | 第31-34页 |
| 3.4 片上网络模块研究与分析 | 第34-45页 |
| 3.4.1 片上网络协议分析与研究 | 第34-39页 |
| 3.4.2 网络接口模块 | 第39-42页 |
| 3.4.3 网络路由模块 | 第42-45页 |
| 3.5 片间网络桥接模块设计与实现 | 第45-50页 |
| 3.6 本章小结 | 第50-51页 |
| 第四章 FPGA多核并行编程技术研究及接口实现 | 第51-71页 |
| 4.1 引言 | 第51页 |
| 4.2 多核并行处理的关键技术研究 | 第51-55页 |
| 4.2.1 多核并行处理技术的关键性问题研究 | 第51-52页 |
| 4.2.2 并行算法的基本设计技术研究 | 第52-53页 |
| 4.2.3 并行算法的一般设计过程研究 | 第53-54页 |
| 4.2.4 MPI并行编程模型技术研究 | 第54-55页 |
| 4.3 基于MPI的FPGA多核系统并行编程接口模块设计及实现 | 第55-68页 |
| 4.3.1 并行编程接口总体方案设计 | 第55-57页 |
| 4.3.2 MPI核心功能模块-MPE设计及实现 | 第57-65页 |
| 4.3.3 通用处理核PLB接口封装设计及实现 | 第65-67页 |
| 4.3.4 硬件处理核接口设计及实现 | 第67-68页 |
| 4.4 FPGA异构多核系统并行程序设计方法研究 | 第68-69页 |
| 4.5 本章小结 | 第69-71页 |
| 第五章 原型验证系统设计与实现 | 第71-84页 |
| 5.1 引言 | 第71页 |
| 5.2 软硬件平台简介 | 第71-74页 |
| 5.2.1 硬件平台简介 | 第71-72页 |
| 5.2.2 软件平台简介 | 第72-74页 |
| 5.3 验证算法(双目视觉里程计)简介 | 第74-78页 |
| 5.3.1 双目视觉里程计原理介绍 | 第74-75页 |
| 5.3.2 双目视觉里程计算法介绍 | 第75-78页 |
| 5.4 基于FPGA多核系统的双目视觉里程计方案设计及实现 | 第78-82页 |
| 5.4.1 基于FPGA多核系统的双目视觉里程计总体方案设计 | 第78-80页 |
| 5.4.2 双目视觉里程计系统性能分析 | 第80-81页 |
| 5.4.3 基于双目视觉与激光传感器的进行三维重建的方法研究 | 第81-82页 |
| 5.5 FPGA异构多核系统功能及性能总体分析 | 第82-83页 |
| 5.6 本章小节 | 第83-84页 |
| 第六章 总结与展望 | 第84-86页 |
| 6.1 总结 | 第84-85页 |
| 6.2 展望 | 第85-86页 |
| 参考文献 | 第86-90页 |
| 附录1 视觉里程计部分模块设计 | 第90-95页 |
| 致谢 | 第95-96页 |
| 攻读学位期间发表的学术论文目录 | 第96页 |
