| 中文摘要 | 第3-4页 |
| 英文摘要 | 第4页 |
| 1 引言 | 第7-13页 |
| 1.1 课题研究背景与意义 | 第7-10页 |
| 1.1.1 课题研究背景 | 第7-8页 |
| 1.1.2 课题研究意义 | 第8-10页 |
| 1.2 研究现状与发展方向 | 第10-11页 |
| 1.2.1 研究现状 | 第10-11页 |
| 1.2.2 发展方向 | 第11页 |
| 1.3 本文组织结构 | 第11-13页 |
| 2 可逆计算模型 | 第13-21页 |
| 2.1 Bennett可逆计算架构 | 第13页 |
| 2.2 撞球系统与可逆测量 | 第13-16页 |
| 2.3 可逆时序机 | 第16-17页 |
| 2.4 可逆细胞自动机 | 第17-18页 |
| 2.5 可逆图灵机 | 第18-20页 |
| 2.6 本章总结 | 第20-21页 |
| 3 可逆逻辑元件 | 第21-34页 |
| 3.1 可逆逻辑门 | 第21-27页 |
| 3.1.1 一位可逆逻辑门 | 第21-22页 |
| 3.1.2 多位可逆逻辑门 | 第22-27页 |
| 3.2 可逆逻辑元件 | 第27-33页 |
| 3.2.1 RE（Rotary Element） | 第28-29页 |
| 3.2.2 CDE（Coding-Decoding Element） | 第29-31页 |
| 3.2.3 RT和IRT（Reading Toggle和Inverse Reading Toggle） | 第31-32页 |
| 3.2.4 RD和IRD（Redirector和Inverse Redirector） | 第32-33页 |
| 3.3 本章总结 | 第33-34页 |
| 4 可逆逻辑元件的通用性 | 第34-41页 |
| 4.1 Fredkin门的逻辑通用性 | 第34页 |
| 4.2 RE的逻辑通用性 | 第34-35页 |
| 4.3 RT和IRT的逻辑通用性 | 第35-38页 |
| 4.4 CDE的逻辑通用性 | 第38页 |
| 4.5 RD和IRD的逻辑通用性 | 第38-40页 |
| 4.6 本章总结 | 第40-41页 |
| 5 一位十进制与二进制转换的可逆计算模型设计 | 第41-59页 |
| 5.1 一个新的可逆逻辑元件 | 第41-43页 |
| 5.2 一位十进制与二进制相互转换的可逆计算模型设计 | 第43-57页 |
| 5.2.1 重新定义可逆时序机 | 第43-46页 |
| 5.2.2 分解可逆计算模型至可逆逻辑元件 | 第46-50页 |
| 5.2.3 可逆计算模型的一次运算过程 | 第50-57页 |
| 5.3 本章总结 | 第57-59页 |
| 6 总结与展望 | 第59-62页 |
| 6.1 总结 | 第59-60页 |
| 6.2 展望 | 第60-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-66页 |
| 附录 | 第66页 |
| A. 作者在攻读学位期间发表的论文目录 | 第66页 |
