低电压小数分频器设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 研究背景与意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.3 论文的主要工作 | 第12页 |
| 1.4 论文的结构 | 第12-15页 |
| 第二章 小数分频器概述 | 第15-41页 |
| 2.1 小数锁相环概述 | 第15-19页 |
| 2.1.1 小数分频原理 | 第15-17页 |
| 2.1.2 常用架构 | 第17-19页 |
| 2.2 分频器概述 | 第19-22页 |
| 2.2.1 分频器架构 | 第19-20页 |
| 2.2.2 分频器单元 | 第20-22页 |
| 2.3 ∑△调制器概述 | 第22-30页 |
| 2.3.1 ∑△调制器原理 | 第23-27页 |
| 2.3.2 调制器分类 | 第27-30页 |
| 2.4 小数锁相环系统模型 | 第30-39页 |
| 2.4.1 相位噪声和抖动的概念 | 第30-35页 |
| 2.4.2 时域模型 | 第35-36页 |
| 2.4.3 相位噪声模型 | 第36-39页 |
| 2.5 本章小结 | 第39-41页 |
| 第三章 低电压多模分频器设计 | 第41-65页 |
| 3.1 整体架构 | 第41-42页 |
| 3.2 预分频单元设计 | 第42-56页 |
| 3.2.1 2分频电路设计 | 第42-48页 |
| 3.2.2 2/3分频单元设计 | 第48-53页 |
| 3.2.3 8/9预分频电路设计 | 第53-56页 |
| 3.3 计数器设计 | 第56-60页 |
| 3.3.1 计数单元 | 第56-58页 |
| 3.3.2 PS计数器电路 | 第58-60页 |
| 3.4 整体电路时序优化 | 第60-62页 |
| 3.5 本章小结 | 第62-65页 |
| 第四章 ∑△调制器设计 | 第65-87页 |
| 4.1 ∑△调制器结构设计 | 第65-76页 |
| 4.2 MATLAB建模 | 第76-81页 |
| 4.3 数字硬件电路设计 | 第81-83页 |
| 4.3.1 累加器设计 | 第81-82页 |
| 4.3.2 误差消除单元 | 第82-83页 |
| 4.4 仿真验证 | 第83-85页 |
| 4.4.1 Modelsim仿真 | 第83页 |
| 4.4.2 数模混合仿真 | 第83-85页 |
| 4.5 本章小结 | 第85-87页 |
| 第五章 版图设计与测试验证 | 第87-97页 |
| 5.1 版图设计 | 第87-88页 |
| 5.2 后仿真分析 | 第88-92页 |
| 5.3 流片与测试 | 第92-95页 |
| 5.4 本章小结 | 第95-97页 |
| 第六章 总结与展望 | 第97-99页 |
| 致谢 | 第99-101页 |
| 参考文献 | 第101-105页 |
| 作者简介 | 第105页 |
