卫星接收机基带通信系统设计
| 中文摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第10-15页 |
| 1.1 论文研究的背景和意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-13页 |
| 1.2.1 SDR的研究和发展现状 | 第11-12页 |
| 1.2.2 动态可重构的研究和发展现状 | 第12-13页 |
| 1.3 本文的主要研究内容 | 第13-14页 |
| 1.4 本文的组织结构 | 第14-15页 |
| 第2章 理论基础 | 第15-33页 |
| 2.1 采样理论 | 第15-19页 |
| 2.2 调制与解调理论 | 第19-23页 |
| 2.2.1 BPSK调制与解调 | 第19-22页 |
| 2.2.2 2ASK调制与解调 | 第22-23页 |
| 2.3 位同步原理 | 第23-28页 |
| 2.3.1 滤波法 | 第24-25页 |
| 2.3.2 锁相法 | 第25-26页 |
| 2.3.3 内插法 | 第26-28页 |
| 2.4 FPGA的工作原理 | 第28-29页 |
| 2.5 基于FPGA的可重构原理 | 第29-32页 |
| 2.6 本章小结 | 第32-33页 |
| 第3章 系统方案设计 | 第33-53页 |
| 3.1 系统的总体设计 | 第33页 |
| 3.2 系统硬件架构设计 | 第33-34页 |
| 3.3 发射机部分设计 | 第34-36页 |
| 3.4 接收机部分设计 | 第36-45页 |
| 3.4.1 解调部分设计 | 第36-40页 |
| 3.4.2 位同步部分设计 | 第40-45页 |
| 3.5 动态可重构方案设计 | 第45-51页 |
| 3.5.1 可重构器件与方式设计 | 第45-46页 |
| 3.5.2 可重构接口设计 | 第46-50页 |
| 3.5.3 重构流程设计 | 第50-51页 |
| 3.6 本章小结 | 第51-53页 |
| 第4章 系统实现 | 第53-90页 |
| 4.1 系统硬件实现 | 第53-65页 |
| 4.1.1 FPGA部分电路实现 | 第53-54页 |
| 4.1.2 ADC电路实现 | 第54-57页 |
| 4.1.3 DAC电路实现 | 第57-59页 |
| 4.1.4 时钟系统电路实现 | 第59-63页 |
| 4.1.5 动态可重构功能电路实现 | 第63-65页 |
| 4.2 发射机模块实现 | 第65-72页 |
| 4.2.1 数据编码实现 | 第65-67页 |
| 4.2.2 成形滤波器实现 | 第67-69页 |
| 4.2.3 数字上变频实现 | 第69-72页 |
| 4.3 接收机模块实现 | 第72-81页 |
| 4.3.1 数字下变频实现 | 第72-75页 |
| 4.3.2 匹配滤波器实现 | 第75-77页 |
| 4.3.3 位同步实现 | 第77-79页 |
| 4.3.4 数据解帧实现 | 第79-81页 |
| 4.4 局部动态可重构实现 | 第81-89页 |
| 4.5 本章小结 | 第89-90页 |
| 结论 | 第90-92页 |
| 参考文献 | 第92-99页 |
| 致谢 | 第99-100页 |
| 攻读硕士学位期间发表的学术论文 | 第100-101页 |
| 攻读硕士学位期间参加的科研项目 | 第101-102页 |
| 攻读硕士学位期间取得的科研成果 | 第102页 |
