| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第14-20页 |
| 1.1 研究背景与意义 | 第14-16页 |
| 1.2 CPU与GPU硬件发展 | 第16-17页 |
| 1.3 Turbo译码器研究现状 | 第17-19页 |
| 1.3.1 Turbo译码算法 | 第17-18页 |
| 1.3.2 Turbo译码器实现 | 第18-19页 |
| 1.4 本文主要内容和结构 | 第19-20页 |
| 第二章 Turbo码基本原理 | 第20-34页 |
| 2.1 Turbo码编码原理 | 第20-24页 |
| 2.1.1 分量编码器 | 第21-23页 |
| 2.1.2 交织器 | 第23页 |
| 2.1.3 删余模块 | 第23-24页 |
| 2.2 Turbo码译码原理 | 第24-28页 |
| 2.2.1 Turbo译码器结构 | 第24-25页 |
| 2.2.2 Turbo译码算法 | 第25-27页 |
| 2.2.3 公式修改 | 第27-28页 |
| 2.3 log-MAP和max-log-MAP仿真结果分析 | 第28-29页 |
| 2.4 5G实验系统Turbo译码器性能需求 | 第29-32页 |
| 2.5 本章小结 | 第32-34页 |
| 第三章 基于CPU的Turbo译码器 | 第34-56页 |
| 3.1 开发环境及测试程序介绍 | 第34-37页 |
| 3.1.1 硬件介绍 | 第34-36页 |
| 3.1.2 软件介绍 | 第36页 |
| 3.1.3 测试程序 | 第36-37页 |
| 3.2 定点化方案设计 | 第37-44页 |
| 3.2.1 MQAM解调信号概率密度分析 | 第38-39页 |
| 3.2.2 基于统计特性的数据位宽分析 | 第39-40页 |
| 3.2.3 定点化算法及仿真结果分析 | 第40-44页 |
| 3.3 并行计算结构 | 第44-47页 |
| 3.3.1 状态度量并行递推 | 第45页 |
| 3.3.2 多码块并行译码 | 第45-47页 |
| 3.4 Turbo译码器实现 | 第47-54页 |
| 3.4.1 译码流程 | 第47-48页 |
| 3.4.2 分支度量计算 | 第48-50页 |
| 3.4.3 状态度量递推 | 第50-52页 |
| 3.4.4 输出信息计算 | 第52-53页 |
| 3.4.5 外部信息计算 | 第53页 |
| 3.4.6 交织 | 第53-54页 |
| 3.5 Turbo译码器吞吐量性能分析 | 第54-55页 |
| 3.6 本章小结 | 第55-56页 |
| 第四章 基于GPU的Turbo译码器 | 第56-78页 |
| 4.1 开发环境及测试程序介绍 | 第56-62页 |
| 4.1.1 硬件介绍 | 第56-61页 |
| 4.1.2 软件介绍 | 第61页 |
| 4.1.3 测试程序 | 第61-62页 |
| 4.2 分段译码方案设计 | 第62-68页 |
| 4.2.1 分块归零 | 第63页 |
| 4.2.2 虚拟递推 | 第63-64页 |
| 4.2.3 状态度量传递 | 第64-65页 |
| 4.2.4 分段译码方案分析及仿真结果分析 | 第65-68页 |
| 4.3 并行计算结构 | 第68-69页 |
| 4.4 Turbo译码器实现 | 第69-74页 |
| 4.4.1 核函数定义与译码流程 | 第69-72页 |
| 4.4.2 状态度量并行递推 | 第72页 |
| 4.4.3 输出信息计算 | 第72-73页 |
| 4.4.4 交织 | 第73页 |
| 4.4.5 核函数参数设定 | 第73-74页 |
| 4.5 Turbo译码器吞吐量性能分析 | 第74-76页 |
| 4.6 本章小结 | 第76-78页 |
| 第五章 总结与展望 | 第78-80页 |
| 5.1 论文总结 | 第78-79页 |
| 5.2 未来展望 | 第79-80页 |
| 参考文献 | 第80-84页 |
| 作者攻读硕士学位期间的研究成果 | 第84-86页 |
| 致谢 | 第86页 |