1.2～2.4GHz合成扫频源的设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-14页 |
| ·频率合成技术综述 | 第8-12页 |
| ·频率合成技术的发展 | 第8-10页 |
| ·国内外研究现状和发展趋势 | 第10-12页 |
| ·课题研究的意义 | 第12-13页 |
| ·论文的结构和章节安排 | 第13-14页 |
| 第二章 合成扫频源方案的选择 | 第14-22页 |
| ·频率合成源的主要技术指标 | 第14-15页 |
| ·频率合成扫频源方案的比较 | 第15-21页 |
| ·DDS+PLL 频率合成方案 | 第15-19页 |
| ·∑-△调制小数分频锁相频率合成方案 | 第19-20页 |
| ·方案比较和结论 | 第20-21页 |
| ·本章小节 | 第21-22页 |
| 第三章 1.2～2.4GHz 合成扫频源的设计 | 第22-41页 |
| ·项目的技术指标要求 | 第22页 |
| ·系统的方案设计与论证 | 第22-27页 |
| ·系统方案的设计 | 第22-23页 |
| ·关键器件的选择 | 第23-25页 |
| ·系统方案的可行性论证 | 第25-27页 |
| ·锁相频率合成源的电路设计 | 第27-40页 |
| ·鉴相器的设计 | 第27-30页 |
| ·环路滤波器的设计 | 第30-36页 |
| ·窄脉冲放大电路的设计 | 第36-37页 |
| ·失锁检测电路的设计 | 第37-38页 |
| ·控制电路的设计 | 第38-39页 |
| ·电源的设计 | 第39-40页 |
| ·本章小节 | 第40-41页 |
| 第四章 ∑-△调制小数分频器的设计 | 第41-60页 |
| ·小数分频技术 | 第41-43页 |
| ·小数分频的基本原理 | 第41-42页 |
| ·小数分频中杂散的产生与抑制 | 第42-43页 |
| ·∑-△调制技术 | 第43-56页 |
| ·∑-△调制噪声整形的原理 | 第43-48页 |
| ·∑-△调制技术在小数分频中应用 | 第48-56页 |
| ·一阶∑-△调制器的应用 | 第48-49页 |
| ·高阶∑-△调制器的应用 | 第49-54页 |
| ·高阶∑-△调制器的实现电路 | 第54-56页 |
| ·三阶∑-△调制小数分频器的设计与实现 | 第56-59页 |
| ·24bit 累加器的设计 | 第57-58页 |
| ·数字全加器的设计 | 第58-59页 |
| ·本章小节 | 第59-60页 |
| 第五章 实物及系统测试结果 | 第60-69页 |
| ·实物及测试设备 | 第60-61页 |
| ·扫频源的实物照片 | 第60-61页 |
| ·测试设备 | 第61页 |
| ·测试结果 | 第61-68页 |
| ·相位噪声测试结果 | 第61-64页 |
| ·杂散测试结果 | 第64-67页 |
| ·∑-△调制器的效果测试 | 第67-68页 |
| ·本章小节 | 第68-69页 |
| 第六章 结束语 | 第69-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-73页 |
| 攻读硕士学位期间取得的研究成果 | 第73-74页 |
