片上集群体系结构验证关键技术研究
| 摘要 | 第9-10页 |
| ABSTRACT | 第10页 |
| 第一章 绪论 | 第11-17页 |
| 1.1 课题研究背景 | 第11-14页 |
| 1.1.1 片上多核处理器 | 第11-12页 |
| 1.1.2 多核处理器模拟器 | 第12-14页 |
| 1.2 国内外相关研究现状 | 第14-15页 |
| 1.3 本文主要工作 | 第15页 |
| 1.4 论文结构 | 第15-17页 |
| 第二章 片上集群体系结构验证系统设计需求分析 | 第17-32页 |
| 2.1 片上集群体系结构验证系统 | 第17-21页 |
| 2.1.1 片上集群体系结构 | 第17-19页 |
| 2.1.2 验证系统 | 第19-21页 |
| 2.2 验证平台设计需求 | 第21-24页 |
| 2.3 片上网络设计需求 | 第24-31页 |
| 2.3.1 拓扑结构 | 第24-25页 |
| 2.3.2 交换机制 | 第25-27页 |
| 2.3.3 路由算法 | 第27-28页 |
| 2.3.4 报文协议 | 第28-29页 |
| 2.3.5 死锁的产生和避免 | 第29-31页 |
| 2.4 小结 | 第31-32页 |
| 第三章 面向片上集群验证系统的片上网络设计 | 第32-42页 |
| 3.1 片上网络实现 | 第32-39页 |
| 3.1.1 输入输出模块 | 第33-36页 |
| 3.1.2 仲裁模块 | 第36-37页 |
| 3.1.3 交叉开关模块 | 第37-38页 |
| 3.1.4 网络适配模块 | 第38-39页 |
| 3.2 片上网络功能仿真验证 | 第39-41页 |
| 3.2.1 虚拟通道分配模块 | 第39页 |
| 3.2.2 数据输出模块 | 第39-40页 |
| 3.2.3 路由器模块 | 第40-41页 |
| 3.2.4 仲裁输出模块 | 第41页 |
| 3.3 小结 | 第41-42页 |
| 第四章 基于FPGA的可扩展验证平台设计 | 第42-56页 |
| 4.1 验证平台FPGA芯片 | 第42-43页 |
| 4.2 外设子系统 | 第43-51页 |
| 4.2.1 电源分配子系统 | 第43-44页 |
| 4.2.2 时钟分配子系统 | 第44-45页 |
| 4.2.3 配置调试子系统 | 第45-46页 |
| 4.2.4 I/O子系统 | 第46-51页 |
| 4.3 互连系统 | 第51-53页 |
| 4.4 印制电路板 | 第53-55页 |
| 4.4.1 PCB规划设计 | 第53-54页 |
| 4.4.2 验证平台 | 第54-55页 |
| 4.5 小结 | 第55-56页 |
| 第五章 基于FPGA的可扩展验证平台测试 | 第56-64页 |
| 5.1 处理系统区域及外设 | 第56-57页 |
| 5.2 可编程区域及外设 | 第57-63页 |
| 5.2.1 片间GTX互连测试 | 第57-58页 |
| 5.2.2 10G以太网测试 | 第58-59页 |
| 5.2.3 SFP+光纤模块测试 | 第59-60页 |
| 5.2.4 PCIe模块测试 | 第60-61页 |
| 5.2.5 LVDS互连测试 | 第61-63页 |
| 5.3 小结 | 第63-64页 |
| 第六章 结束语 | 第64-66页 |
| 6.1 工作总结 | 第64-65页 |
| 6.2 未来工作的展望 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 作者在学期间取得的学术成果 | 第70页 |
