| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 英文缩写说明 | 第6-8页 |
| 第一章 绪论 | 第8-15页 |
| 1.1 背景介绍 | 第8-9页 |
| 1.2 数字电视系统基本概念及OFDM信道估计介绍 | 第9-13页 |
| 1.2.1 数字电视系统基本概念 | 第9-11页 |
| 1.2.2 OFDM简介 | 第11页 |
| 1.2.3 OFDM信道估计介绍 | 第11-13页 |
| 1.3 主要研究工作及章节安排 | 第13-15页 |
| 第二章 DTMB系统介绍 | 第15-22页 |
| 2.1 DTMB系统概述 | 第15页 |
| 2.2 DTMB系统发射端结构 | 第15-16页 |
| 2.3 DTMB帧结构介绍 | 第16-19页 |
| 2.3.1 DTMB复帧结构 | 第16-17页 |
| 2.3.2 DTMB信号帧结构 | 第17-18页 |
| 2.3.3 PN序列的产生 | 第18-19页 |
| 2.4 DTMB的系统结构和基带模型 | 第19-22页 |
| 第三章 长回波信道特点及之前信道估计算法留有的提升空间 | 第22-29页 |
| 3.1 长回波影响对信道估计的挑战 | 第22-25页 |
| 3.1.1 无线信道的仿真模型 | 第23页 |
| 3.1.2 长回波信道 | 第23-25页 |
| 3.2 之前抑制长回波信道估计算法留有的提升空间 | 第25-29页 |
| 3.2.1 有的基于DTMB系统信道估计相关研究总结 | 第25-26页 |
| 3.2.2 性能、功能与硬件开销的折衷——新算法的提出 | 第26-29页 |
| 第四章 DTMB系统抑制长回波信道估计算法的改进 | 第29-42页 |
| 4.1 抑制长回波信道估计算法介绍 | 第29-37页 |
| 4.1.1 接收数据结构的数学描述 | 第29-31页 |
| 4.1.2 相关算法介绍 | 第31-32页 |
| 4.1.3 用卷积实现相关 | 第32-33页 |
| 4.1.4 相关窗的重构 | 第33-35页 |
| 4.1.5 算法详细过程 | 第35-37页 |
| 4.2 算法仿真结果 | 第37-40页 |
| 4.3 本章小结 | 第40-42页 |
| 第五章 信道估计算法的硬件设计与VLSI实现 | 第42-56页 |
| 5.1 硬件设计的整体规划 | 第43-46页 |
| 5.1.1 顶层状态机的设计 | 第43-45页 |
| 5.1.2 RAM的规划 | 第45页 |
| 5.1.3 整体硬件设计优化小结 | 第45-46页 |
| 5.2 主要功能模块的设计 | 第46-52页 |
| 5.2.1 rec_buf模块的设计 | 第46-48页 |
| 5.2.2 卷积器(相关器)的设计 | 第48-51页 |
| 5.2.3 PN420序列生成及储存的设计 | 第51页 |
| 5.2.4 除法计算模块的设计 | 第51-52页 |
| 5.3 硬件工作流程介绍 | 第52-54页 |
| 5.4 综合结果 | 第54-56页 |
| 第六章 总结与展望 | 第56-59页 |
| 参考文献 | 第59-63页 |
| 致谢 | 第63-64页 |
