| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-14页 |
| 1.1 课题背景 | 第8页 |
| 1.2 频率合成技术发展概况 | 第8-11页 |
| 1.2.1 直接频率合成技术 | 第9页 |
| 1.2.2 锁相环频率合成技术 | 第9-10页 |
| 1.2.3 直接数字频率合成技术 | 第10-11页 |
| 1.3 频率合成器的主要技术指标 | 第11-12页 |
| 1.3.1 频率覆盖范围和频率分辨率 | 第11页 |
| 1.3.2 频率准确度和频率稳定度 | 第11页 |
| 1.3.3 频率切换时间 | 第11-12页 |
| 1.3.4 相位噪声 | 第12页 |
| 1.3.5 杂散抑制 | 第12页 |
| 1.3.6 输出功率 | 第12页 |
| 1.4 本文主要工作及组织结构 | 第12-14页 |
| 第二章 锁相环技术理论研究 | 第14-22页 |
| 2.1 PLL基本组成 | 第14-16页 |
| 2.1.1 鉴相器 | 第14页 |
| 2.1.2 环路滤波器 | 第14-15页 |
| 2.1.3 压控振荡器 | 第15-16页 |
| 2.2 PLL建模分析 | 第16-18页 |
| 2.2.1 PLL线性模型 | 第16-17页 |
| 2.2.2 PLL噪声模型 | 第17-18页 |
| 2.3 PLL性能分析 | 第18-20页 |
| 2.3.1 相位噪声分析 | 第18-19页 |
| 2.3.2 杂散性能分析 | 第19-20页 |
| 2.4 本章小结 | 第20-22页 |
| 第三章 137.5MHz-4.4GHz频率合成器设计 | 第22-30页 |
| 3.1 参考源的选取 | 第22页 |
| 3.2 电路设计和分析 | 第22-24页 |
| 3.3 无源环路滤波器设计 | 第24-27页 |
| 3.3.1 无源环路滤波器拓扑结构 | 第25-26页 |
| 3.3.2 无源环路滤波器的仿真设计 | 第26-27页 |
| 3.4 上位机软件设计和控制电路设计 | 第27-29页 |
| 3.4.1 上位机软件设计 | 第28页 |
| 3.4.2 控制电路设计 | 第28-29页 |
| 3.5 本章小结 | 第29-30页 |
| 第四章 31.25MHz-8GHz频率合成器设计 | 第30-46页 |
| 4.1 参考源的选取 | 第30-32页 |
| 4.2 PLL模块设计 | 第32-39页 |
| 4.2.1 锁相环芯片选择与设计 | 第32-33页 |
| 4.2.2 宽带VCO的选择与设计 | 第33-34页 |
| 4.2.3 有源环路滤波器的设计 | 第34-37页 |
| 4.2.4 相位噪声和杂散性能分析计算 | 第37-39页 |
| 4.3 功率控制模块设计 | 第39-40页 |
| 4.4 频率拓展模块设计 | 第40-43页 |
| 4.4.1 倍频电路设计 | 第41-42页 |
| 4.4.2 分频电路设计 | 第42-43页 |
| 4.5 电源设计 | 第43-44页 |
| 4.6 本章小结 | 第44-46页 |
| 第五章 系统调试和测试 | 第46-58页 |
| 5.1 137.5MHz～4.4GHz频率合成器调试 | 第46-47页 |
| 5.1.1 硬件调试 | 第46页 |
| 5.1.2 软件调试 | 第46-47页 |
| 5.2 31.25MHz～8GHz频率合成器调试 | 第47-48页 |
| 5.2.1 锁相环模块调试 | 第47页 |
| 5.2.2 频率拓展模块调试 | 第47-48页 |
| 5.3 测试结果和分析 | 第48-56页 |
| 5.3.1 137.5MHz～4.4GHz频率合成器测试结果 | 第48-51页 |
| 5.3.2 31.25MHz～8GHz频率合成器测试结果 | 第51-55页 |
| 5.3.3 两种方案测试结果分析 | 第55-56页 |
| 5.4 本章小结 | 第56-58页 |
| 第六章 总结和展望 | 第58-60页 |
| 致谢 | 第60-62页 |
| 参考文献 | 第62-66页 |
| 作者简介 | 第66页 |
